一種BiCMOS高速采樣-保持電路的設計.pdf

1、隨著半導體技術的快速發(fā)展,集成電路已經邁入了SOC的新時代。具有高速,低功耗性能的ADC被廣泛運用到模擬IP中,特別是在通信和視頻處理領域。采樣/保持電路是高速、高精度ADC中必不可少的重要電路單元,其作用是對給定的模擬信號進行采樣,并將該采樣信號保持一段時間,以便后續(xù)電路對其進行處理。采樣/保持電路的性能參數決定了整個ADC的性能參數,它的設計是整個ADC電路設計工作中的極其重要的一個環(huán)節(jié)。高性能ADC和亞采樣ADC一般都需要高采樣率

2、和高線性度的跟蹤保持放大器(THA)。在本文中,一種基于BiCMOS工藝可以用于8位高速ADC的THA被提出。
　　 首先本文對高速ADC(ADC)的結構、現狀及發(fā)展作了簡單的介紹,然后提出采樣/保持電路設計的概念、研究對象以及采樣/保持電路的發(fā)展狀況,并著重對用于高速ADC的采樣/保持電路進行研究,接著對我們要研究的800MHz的高速ADC采樣/保持電路的發(fā)展現狀進行討論,然后通過對幾種開環(huán)THA的優(yōu)缺點的比較,提出本設計的T

3、HA。本設計提出一種新型高速全差分開環(huán)采樣/保持電路結構,實現的高速采樣。該采樣/保持電路采用SEF采樣開關來實現高頻響應,以克服傳統(tǒng)的CMOS開關的高頻響應的不足,并重點分析SEF開關的性能、原理和誤差。
　　 在這一論文中的THA達到比較好的性能,本文所提出的THA采用0.35μm46GHz SiGe BiCMOS工藝設計。基于BiCMOS開關射極跟隨器(SEF)的THA,旨在比二極管橋THA消耗更少的電流和面積。在THA核