LVDS信號完整性分析及高速背板設計.pdf_第1頁
已閱讀1頁，還剩65頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、隨著當代集成技術與互連技術的高速發(fā)展，芯片內部、芯片之間和電路板間相互通信的時鐘頻率都得以大幅度的提高。而與此同時，在這些高速電路中也產生了嚴重的傳輸線效應以及其他一些電磁場問題。為了建立一個高效可靠的高速數(shù)據(jù)系統(tǒng)，確保數(shù)據(jù)的正確傳輸，對信號完整性的研究逐漸成為當代互連設計技術中的一個熱點問題，近來倍受關注。本課題主要研究了LVDS高速背板的特性，并分析了其信號完整性問題。在本文中首先概述了信號完整性的研究背景，接著介紹了高速電路設計中

2、的幾種典型的信號完整性問題，然后介紹了LVDS高速背板的設計，并給出了仿真和實測的波形，最后介紹了演示系統(tǒng)的測試方案，給出了眼圖和誤碼率測試的詳細的程序框圖。 本文的研究重點為LVDS高速背板的仿真與設計，板內和板間互連的眼圖和誤碼率的測試程序。仿真采用了業(yè)界使用最為普遍的Cadence的SPECCTRAQuest工具，在實驗背板上設計了10多種不同類型的傳輸線進行研究，測試程序采用Verilog語言進行編寫。最后將這些程序下載

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論