高速電路信號(hào)完整性與電源完整性研究.pdf

1、根據(jù)摩爾定律，電子產(chǎn)品朝著小、快、便宜的方向發(fā)展。IC制造工藝不斷進(jìn)步，片上尺寸不斷減小，芯片逐漸向高速電路靠攏，曾今的低速電路已經(jīng)不能滿足人們?nèi)粘Ｉ钚枰?。在高速電路時(shí)代，信號(hào)完整性與電源完整性問題逐漸引起人們的重視。本文針對(duì)高速電路中信號(hào)完整性（Signal Integrity SI）與電源完整性（Power Integrity PI）問題，從基本原理、仿真模型以及實(shí)例仿真等角度進(jìn)行研究，主要有以下幾點(diǎn)：
　　1.首先對(duì)傳輸線

2、模型進(jìn)行研究，高速電路設(shè)計(jì)中曾經(jīng)作為連接器件的導(dǎo)線已經(jīng)不再適用，傳輸線才是當(dāng)今電路設(shè)計(jì)中應(yīng)用最為廣泛的工具。通過對(duì)傳輸線等效模型的研究，可以推導(dǎo)出電流電壓的關(guān)系以及信號(hào)反射的機(jī)理。然后對(duì)信號(hào)完整性（包括信號(hào)的反射、振鈴、端接方式和串?dāng)_模型等）與電源完整性問題（包括供電網(wǎng)絡(luò)、PDN系統(tǒng)噪聲、去耦電容原理和目標(biāo)阻抗等）進(jìn)行理論研究。通過對(duì)傳輸線理論以及SI/PI理論的研究，可以為高速電路仿真奠定數(shù)學(xué)模型基礎(chǔ)。
　　2.重點(diǎn)研究了幾種常

3、用的SI/PI仿真模型，主要包括S參數(shù)模型、眼圖原理與測(cè)量以及IBIS模型。這三者都是目前高速電路仿真中常用的仿真模型，其中IBIS模型最為重要，它是當(dāng)今高速電路SI仿真中最主要的工具之一。通過仿真模型的數(shù)學(xué)推導(dǎo)與討論，可以為實(shí)際仿真提供理論依據(jù)。此外，在高速電路中過孔的寄生效應(yīng)會(huì)對(duì)電路性能產(chǎn)生很大的影響，本文建立了過孔等效模型，通過對(duì)過孔等效電路寄生電容與寄生電感的研究與計(jì)算，提出布局布線中的注意事項(xiàng)，從而避免對(duì)電路性能造成干擾。

4、r>　　3.以手機(jī)中常用LPDDR2芯片電路板為實(shí)例，進(jìn)行PI與SI仿真驗(yàn)證。對(duì)于PI仿真，提取電路板參數(shù)后測(cè)量電源分配網(wǎng)絡(luò)阻抗，測(cè)得阻抗值與目標(biāo)比對(duì)后可以判斷電源網(wǎng)絡(luò)的優(yōu)劣。通過仿真結(jié)果得出結(jié)論，電路中加入去耦電容，可以有效降低PDN阻抗。對(duì)于SI仿真，同樣經(jīng)過參數(shù)提取，在仿真軟件中搭建Testbench，通過仿真數(shù)據(jù)繪制的眼圖判斷數(shù)據(jù)傳輸是否合理。根據(jù)仿真結(jié)果得出結(jié)論，信號(hào)線重疊會(huì)使數(shù)據(jù)傳輸受到干擾，調(diào)整后再次搭建Testbench