版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、現(xiàn)代電子產(chǎn)品正朝著高速、高集成度和高可靠性的方向發(fā)展。帶寬高達(dá)百M(fèi)Hz甚至GHz的高速運(yùn)放與高速數(shù)模轉(zhuǎn)換器在視頻處理、信號(hào)采集、實(shí)時(shí)檢測(cè)等電路中的應(yīng)用越來(lái)越多;邊沿速率達(dá)ps級(jí)的高速數(shù)字器件已相當(dāng)普遍。相應(yīng)地,高速數(shù)模混合電路板(Printed Circuit Board,PCB)成為電路板發(fā)展的新趨勢(shì)。高速數(shù)?;旌螾CB具有新的特點(diǎn),傳統(tǒng)的PCB設(shè)計(jì)方法已不能滿(mǎn)足需求,這類(lèi)PCB設(shè)計(jì)面臨著新的挑戰(zhàn),要求采取新的設(shè)計(jì)方法和手段,來(lái)保證產(chǎn)
2、品設(shè)計(jì)的首件成功率。
信號(hào)完整性(signal Integrity,簡(jiǎn)稱(chēng)SI)是指信號(hào)在互連線上的傳輸質(zhì)量。在一個(gè)高速互連系統(tǒng)中,信號(hào)流經(jīng)芯片內(nèi)部連線、芯片封裝、PCB布線通道、焊盤(pán)、過(guò)孔等,任何信號(hào)傳輸路徑都有可能引發(fā)信號(hào)完整性問(wèn)題,本論文把問(wèn)題主要集中在板級(jí)互連上。高速系統(tǒng)中,PCB上高速信號(hào)間的互連不再是暢通和透明的,高速的互連線對(duì)系統(tǒng)的影響已不能被簡(jiǎn)單忽略。互連引起的信號(hào)完整性問(wèn)題可能會(huì)導(dǎo)致系統(tǒng)工作不穩(wěn)定,甚至不能
3、正常工作。如何處理由高速互連線引起的信號(hào)完整性問(wèn)題,是現(xiàn)代高速混合電路PCB設(shè)計(jì)能否成功的關(guān)鍵。信號(hào)完整性設(shè)計(jì)需要貫穿于整個(gè)項(xiàng)目設(shè)計(jì)的各個(gè)階段,需要在設(shè)計(jì)階段盡早地解決潛在的問(wèn)題。
本論文基于高頻效應(yīng)、傳輸線理論、電磁干擾理論,對(duì)反射、串?dāng)_、同步開(kāi)關(guān)噪聲(SSN)、電磁干擾(EMI)等信號(hào)完整性問(wèn)題進(jìn)行深入分析,根據(jù)理論分析與實(shí)際經(jīng)驗(yàn)給出各種相應(yīng)問(wèn)題的解決方法。筆者通過(guò)對(duì)一塊高速數(shù)據(jù)采集卡進(jìn)行信號(hào)完整性分析與PCB設(shè)計(jì),主
4、要從優(yōu)化高速模擬電路PCB和高速數(shù)字電路PCB的信號(hào)完整性出發(fā),來(lái)確保各部分的信號(hào)質(zhì)量并減小數(shù)模之間的干擾,從而探索出高速數(shù)?;旌螾CB的設(shè)計(jì)方法和設(shè)計(jì)流程。筆者運(yùn)用Cadence Allegro PCB SI與Ansoft Siwave/Designer SI仿真工具,對(duì)采集卡中的關(guān)鍵網(wǎng)絡(luò)與整板進(jìn)行仿真分析,通過(guò)對(duì)高速數(shù)字電路中的反射、串?dāng)_、同步開(kāi)關(guān)噪聲、傳導(dǎo)與輻射等進(jìn)行仿真分析來(lái)優(yōu)化干擾源和干擾途徑。根據(jù)仿真分析的結(jié)果制定相關(guān)布局、
5、布線規(guī)則來(lái)驅(qū)動(dòng)設(shè)計(jì),并在布線后對(duì)PCB進(jìn)行仿真驗(yàn)證和設(shè)計(jì)優(yōu)化,確保在設(shè)計(jì)階段采取有效的措施來(lái)增強(qiáng)信號(hào)完整性,達(dá)到良好的設(shè)計(jì)效果。這也進(jìn)一步證明了高速設(shè)計(jì)的仿真分析和設(shè)計(jì)方法的重要性。
本文所提出的基于信號(hào)完整性仿真分析與驗(yàn)證的高速混合PCB設(shè)計(jì)方法和流程,可以提高實(shí)際的PCB設(shè)計(jì)質(zhì)量,降低設(shè)計(jì)風(fēng)險(xiǎn),減小設(shè)計(jì)修改和制作的次數(shù),從而縮短市場(chǎng)開(kāi)發(fā)周期、減少開(kāi)發(fā)成本。對(duì)于實(shí)際工作中的設(shè)計(jì)觀念、設(shè)計(jì)流程及設(shè)計(jì)手段的改進(jìn)與完善具有現(xiàn)實(shí)
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 高速PCB信號(hào)完整性設(shè)計(jì)與分析.pdf
- 高速電路PCB的信號(hào)完整性和電源完整性仿真分析.pdf
- 高速電路信號(hào)完整性分析與設(shè)計(jì).pdf
- 高速PCB的信號(hào)完整性分析與硬件設(shè)計(jì).pdf
- 高速PCB設(shè)計(jì)的信號(hào)完整性分析與研究.pdf
- 高速電路信號(hào)完整性分析.pdf
- PCB信號(hào)完整性分析與設(shè)計(jì).pdf
- 高速電路設(shè)計(jì)與信號(hào)完整性分析.pdf
- 基于信號(hào)完整性分析的高速PCB仿真與設(shè)計(jì).pdf
- 高速PCB信號(hào)完整性分析及應(yīng)用.pdf
- 高速電路信號(hào)完整性與電源完整性研究.pdf
- 高速PCB電源完整性設(shè)計(jì)與分析.pdf
- 高速電路的信號(hào)完整性分析.pdf
- 高速PCB中SSN信號(hào)完整性分析與仿真.pdf
- 高速PCB傳輸線信號(hào)完整性分析.pdf
- 高速PCB設(shè)計(jì)中信號(hào)及電源完整性分析與應(yīng)用.pdf
- 高速高密度PCB信號(hào)完整性與電源完整性研究.pdf
- 基于信號(hào)完整性分析的高速數(shù)字PCB設(shè)計(jì)方法.pdf
- 高速數(shù)字PCB互連設(shè)計(jì)信號(hào)完整性研究.pdf
- 高速PCB信號(hào)完整性的研究與仿真.pdf
評(píng)論
0/150
提交評(píng)論