高速率背板連接器的信號完整性分析.pdf

1、隨著半導(dǎo)體技術(shù)的不斷發(fā)展，在高速數(shù)字系統(tǒng)中，時鐘頻率日益提高至GHz相應(yīng)地信號傳輸速率也高達(dá)Gbps。高速信號的有效頻率也已經(jīng)達(dá)到微波頻段甚至毫米波頻段，其在傳輸過程中會由于傳輸線效應(yīng)導(dǎo)致信號完整性（SignalIntegrity，SI）問題，此時成熟的MHz系統(tǒng)的低速設(shè)計方法已經(jīng)無法適用于高速產(chǎn)品的設(shè)計。
　　信號完整性問題主要是由于高速信號經(jīng)過互連線時產(chǎn)生的回?fù)p（ReturnLoss）、插入損耗（InsertionLoss）、

2、串?dāng)_（Crosstalk）等因素引起信號的幅值與相位變形達(dá)不到信號接收端的要求。高速率背板連接器作為母板與子板之間信號傳遞的橋梁，對板級之間的通信起著至關(guān)重要的作用?；诜?wù)器及高速數(shù)字系統(tǒng)對高速率的需求，目前國外的高速率背板連接器速率已經(jīng)達(dá)到了54Gbps，但國內(nèi)對25Gbps以上高速率背板連接器的信號完整性研究并不多見。
　　本課題以一款傳輸速率為25Gbps的高速率背板連接器為研究對象，通過仿真與測試相結(jié)合的方式來分析其信號

3、完整性及重要的影響參數(shù)。利用三維電磁結(jié)構(gòu)仿真軟件HFSS對結(jié)構(gòu)電磁仿真的精確性，對高速率背板連接器進(jìn)行仿真，取得高速率背板連接器的時域反射阻抗（TimeDomainReflectometer，TDR）、回?fù)p、插入損耗、近端串?dāng)_（NearEndCross-Talk，NEXT）與遠(yuǎn)端串?dāng)_（FarEndCross-Talk，F(xiàn)EXT）等重要參數(shù)。通過仿真分析發(fā)現(xiàn)：高速率背板連接器的TDR對寄生容抗和寄生感抗比較敏感，尤其是在高速率背板連接器公

4、頭與母頭連接的空腔位置。本課題研究對象通過仿真分析以上幾個重要參數(shù)，優(yōu)化主要集中在高速率背板連接器內(nèi)部的尺寸、介電常數(shù)、損耗正切角δ，尤其是介電參數(shù)存在頻率相關(guān)性，其對TDR阻抗、損耗的損害比較大。
　　在對高速率背板連接器優(yōu)化仿真分析后，通過PCB板測試夾具進(jìn)行測試分析。本課題主要通過矢量網(wǎng)絡(luò)分析儀（VectorNetworkAnalyzer，VNA）測得以上信號完整性參數(shù)，在測試過程中使用直通-反射-傳輸線（ThruRefle