已閱讀1頁,還剩91頁未讀, 繼續(xù)免費閱讀
版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、本論文的研究工作包括:1.系統(tǒng)地開展了有關(guān)64位RISC處理器中流水線控制部分的研究和設(shè)計.按照功能將流水線控制部分劃分了不同模塊,然后按照自頂向下的思想進行了該部分的設(shè)計與實現(xiàn).所設(shè)計的流水線控制部分主要包括Forwarding單元、HDU單元、異常處理子系統(tǒng)等,這其中重點是異常處理子系統(tǒng)的設(shè)計與實現(xiàn).2.系統(tǒng)控制協(xié)處理器CPO中的Exception操作.CPO堆中的寄存器主要支持虛擬存儲管理、運行模式轉(zhuǎn)換及異常處理功能.本論文中,我
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- RISC-DSP處理器的結(jié)構(gòu)、微結(jié)構(gòu)設(shè)計研究.pdf
- 8位risc微處理器設(shè)計與仿真
- 基于fpga risc 結(jié)構(gòu)8位微處理器的設(shè)計與仿真
- 64位RISC微處理器的低功耗設(shè)計和后端設(shè)計.pdf
- 8位RISC微處理器的設(shè)計.pdf
- 32位RISC微處理器模塊設(shè)計.pdf
- 32位RISC處理器研究及實現(xiàn).pdf
- 32位RISC微處理器核的設(shè)計.pdf
- 32位RISC微處理器設(shè)計研究.pdf
- 基于FPGA RISC 結(jié)構(gòu)8位微處理器的設(shè)計與仿真論文二稿.docx
- 32位RISC微處理器的設(shè)計與實現(xiàn).pdf
- 基于FPGA RISC 結(jié)構(gòu)8位微處理器的設(shè)計與仿真論文三稿.docx
- 基于FPGA RISC 結(jié)構(gòu)8位微處理器的設(shè)計與仿真論文一稿.docx
- 32位RISC嵌入式微處理器設(shè)計.pdf
- 家用垃圾處理器的結(jié)構(gòu)設(shè)計
- 家用垃圾處理器的結(jié)構(gòu)設(shè)計
- 32位嵌入式RISC微處理器設(shè)計.pdf
- 基于32位RISC體系結(jié)構(gòu)的微處理器設(shè)計與研究.pdf
- 基于FPGA的32位RISC處理器設(shè)計與實現(xiàn).pdf
- 畢業(yè)論文-基于fpga risc 結(jié)構(gòu)8位微處理器的設(shè)計與仿真【精校排版】
評論
0/150
提交評論