數(shù)字信號(hào)處理器的流水結(jié)構(gòu)設(shè)計(jì)及驗(yàn)證研究.pdf

1、雖然隨著生產(chǎn)工藝的進(jìn)步,32位定點(diǎn)DSP處理器的市場(chǎng)比重逐漸增加,但是根據(jù)統(tǒng)計(jì),目前銷售的DSP處理器80％以上仍屬于16位定點(diǎn)DSP處理器.由此可見(jiàn)16比特的定點(diǎn)DSP處理器仍擁有較大的市場(chǎng),尤其是在對(duì)于成本和功耗敏感的應(yīng)用場(chǎng)合更有其優(yōu)勢(shì).在浙江省重大科技計(jì)劃支持下,我們開(kāi)發(fā)了 16位定點(diǎn)數(shù)字信號(hào)處理器MediaDSP1601.本文作為部分研究成果,著重探討了16位定點(diǎn)DSP處理器的流水結(jié)構(gòu)設(shè)計(jì),解決了采用深度壓縮指令集的DSP處理器

2、競(jìng)爭(zhēng)檢測(cè)和消除問(wèn)題,和開(kāi)發(fā)了功能仿真驗(yàn)證平臺(tái).基丁IP核的DSP處理器設(shè)計(jì)可以很有效得縮短處理器的開(kāi)發(fā)周期,但是這些IP核的有效利用和控制成為一大難點(diǎn).本文提出的集中控制分散響應(yīng)的DWC策略以流水級(jí)擴(kuò)展為例,說(shuō)明DWC策略有利于流水結(jié)構(gòu)設(shè)計(jì)的快速調(diào)整,基核頂層模塊的代碼修改率僅為0.90％,流水控制單元的代碼修改率也只有4.31％.而且,DWC策略還有效地均衡了流水控制單元對(duì)各個(gè)流水級(jí)的控制延時(shí),控制信號(hào)延時(shí)的方籌僅為0.1145.DS

3、P處理器引入流水結(jié)構(gòu)不可避免地會(huì)導(dǎo)致各種競(jìng)爭(zhēng)問(wèn)題的出現(xiàn),使得處理器無(wú)法達(dá)劍理想的CPI值.為了開(kāi)發(fā)處理器的并行性和減少存儲(chǔ)空間,DSP處理器采用了深度壓縮指令集,但是這類指令集將加劇流水結(jié)構(gòu)競(jìng)爭(zhēng)的出現(xiàn)頻率.基丁對(duì)深度壓縮的指令進(jìn)行特點(diǎn)分析,結(jié)合深度壓縮指令較規(guī)整指令難丁作數(shù)據(jù)相關(guān)性檢測(cè)的特點(diǎn),本文提出了一種分類檢測(cè)數(shù)據(jù)競(jìng)爭(zhēng)檢測(cè)方法,它在分層譯碼和旁路電路作輔助下,按指令的功能進(jìn)行并行分類檢測(cè).實(shí)驗(yàn)結(jié)果證明這種方法不僅能及時(shí)檢測(cè)出數(shù)據(jù)競(jìng)爭(zhēng)

4、,產(chǎn)生流水線停頓信號(hào),能準(zhǔn)確定位出產(chǎn)生數(shù)據(jù)競(jìng)爭(zhēng)的指令類型,而且比全譯碼后作數(shù)據(jù)競(jìng)爭(zhēng)檢測(cè)速度提高了18.89％.隨著DSP處理器的功能越來(lái)越強(qiáng)大,設(shè)計(jì)的復(fù)雜度越來(lái)越高,相應(yīng)的驗(yàn)證也就越來(lái)越困難.本文介紹了一種軟硬件協(xié)同仿真的DSP處理器驗(yàn)證平臺(tái).這個(gè)驗(yàn)證平臺(tái)由指令集全集完備性測(cè)試子平臺(tái)、代碼高覆蓋率測(cè)試子平臺(tái)、形式驗(yàn)證子平臺(tái)和基于FPGA的硬件仿真子平臺(tái)組成.指令集全集完備性測(cè)試子平臺(tái)采用了分解指令格式,遍歷指令樹(shù)的方法,保證該平臺(tái)產(chǎn)生的

5、測(cè)試程序能夠以最小的測(cè)試欠量驗(yàn)證所有合法的指令,實(shí)驗(yàn)結(jié)果證明這些測(cè)試程序的Statement Coverage接近于100％.基丁狀態(tài)機(jī)遍歷的驗(yàn)證方法代碼高覆蓋率測(cè)試子平臺(tái),專門(mén)針對(duì)流水結(jié)構(gòu)DSP處理器的流水機(jī)制和復(fù)雜的流水控制單元,通過(guò)衡量測(cè)試程序的狀態(tài)機(jī)覆蓋率,來(lái)確保對(duì)流水結(jié)構(gòu)的充分的驗(yàn)證.實(shí)驗(yàn)結(jié)果證明用這種方法生成的測(cè)試程序有100％的狀態(tài)機(jī)覆蓋率,是DSP常用應(yīng)用程序的4.2~6.9倍,相應(yīng)的statement coverage

6、和branch coverage達(dá)劍了89％和93％,均高丁其他的應(yīng)用程序.形式驗(yàn)證子平臺(tái)保證了經(jīng)過(guò)邏輯綜合和物理綜合后的網(wǎng)表與RTL代碼描述網(wǎng)表的功能上一致性.基丁FPGA的硬什仿真子平臺(tái),從物理上驗(yàn)證了設(shè)計(jì)的正確性,為一次流片成功作了最后一道驗(yàn)證,大大減少了流片的風(fēng)險(xiǎn).四個(gè)驗(yàn)證子平臺(tái)緊密結(jié)合,進(jìn)一步提高了驗(yàn)證的完備性,自動(dòng)性和可靠性.本文的各種設(shè)計(jì)思想被成功地應(yīng)用到由浙江省重大科技計(jì)劃支持的16位定點(diǎn)數(shù)字信號(hào)處理器MediaDSP1