已閱讀1頁，還剩65頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、數(shù)字信號處理器在眾多需要進行高速數(shù)據(jù)處理的領(lǐng)域都有著廣泛的應(yīng)用。隨著對DSP處理速度與精度、存儲器容量、編程的靈活性和方便性要求的不斷提高，自80年代中后期以來，各DSP生產(chǎn)廠家陸續(xù)推出了各自的32位浮點DSP處理器。設(shè)計有自主產(chǎn)權(quán)的DSP處理器IP核，對于國內(nèi)自主研制高端SOC產(chǎn)品，具有很高的實用價值。 論文結(jié)合預(yù)研課題，參與完成了一款四級流水線16位定點DSP處理器IP核設(shè)計，負責(zé)完成了其中的數(shù)據(jù)通路的設(shè)計與驗證。本文的主要
2、研究工作包括： 1、分析研究了定點加減法、乘法、移位器等算法和處理器流程，確定了運算部件的數(shù)據(jù)通路結(jié)構(gòu)，將定點處理與定點運算統(tǒng)一成2-補碼進行設(shè)計； 2、采用基4的Booth算法和4－2壓縮樹，設(shè)計了一個Booth硬件乘法器，并實現(xiàn)了與進位選擇加法運算數(shù)據(jù)通路的2個CLA加法器共享，減小了數(shù)據(jù)通路的面積； 3、完成了定點DSP處理器IP核的數(shù)據(jù)通路設(shè)計及Verilog編碼，其中包括加法器、乘法器、移位器等運算單元
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 可重用數(shù)字信號處理器IP核的設(shè)計.pdf
- 一款基于高效流水線的16位定點嵌入式數(shù)字信號處理器的設(shè)計與實現(xiàn).pdf
- 媒體數(shù)字信號處理器IP核優(yōu)化設(shè)計研究.pdf
- 32位5級流水線嵌入式處理器設(shè)計.pdf
- 數(shù)字信號處理器的設(shè)計研究.pdf
- 數(shù)字信號處理器的流水結(jié)構(gòu)設(shè)計及驗證研究.pdf
- 高速流水線A-D轉(zhuǎn)換器的數(shù)字流水線校正技術(shù).pdf
- 系統(tǒng)芯片中媒體增強數(shù)字信號處理器核設(shè)計研究.pdf
- 可變點流水線結(jié)構(gòu)FFT處理器的設(shè)計及其FPGA實現(xiàn).pdf
- 16位數(shù)字信號處理器IP核的開發(fā).pdf
- 數(shù)字信號處理器存儲器系統(tǒng)設(shè)計.pdf
- 媒體數(shù)字信號處理器IP核微結(jié)構(gòu)優(yōu)化研究.pdf
- 高速數(shù)字信號處理器及其應(yīng)用.pdf
- 流水線微處理器中的分支預(yù)測技術(shù)研究.pdf
- 16位數(shù)字信號處理器硬核設(shè)計.pdf
- 基于FPGA與流水線CORDIC算法的FFT處理器的實現(xiàn).pdf
- 基于流水線處理的RISC微控制器軟核的設(shè)計.pdf
- 高性能數(shù)字信號處理器的設(shè)計與實現(xiàn).pdf
- 媒體數(shù)字信號處理器IP核關(guān)鍵技術(shù)研究.pdf
- 數(shù)字自校準流水線ADC設(shè)計.pdf
評論
0/150
提交評論