媒體數(shù)字信號處理器IP核優(yōu)化設(shè)計(jì)研究.pdf

1、集成電路生產(chǎn)工藝正如摩爾理論(單芯片上所能集成的晶體管數(shù)目每18個(gè)月翻一番)預(yù)料的速度飛速發(fā)展，一塊芯片上集成的門數(shù)已突破千萬門，而上市時(shí)間卻越來越短，一款芯片的設(shè)計(jì)周期從設(shè)計(jì)規(guī)格書到流片成功可能只需要5個(gè)月，這對設(shè)計(jì)人員提出了更高的要求。同時(shí)處理器的功能越來越強(qiáng)大，片上集成了豐富的外設(shè)，同時(shí)DSP核的處理速度已達(dá)到GHz級，這正是為了應(yīng)對當(dāng)前日新月異的多媒體應(yīng)用。 由浙江大學(xué)信息與通信工程研究所SOC R&D小組開發(fā)的具有自主

2、知識產(chǎn)權(quán)的DSP處理器——MediaDSP1601已完成流片，芯片采用SMIC 0.18μm 6層CMOS工藝加工，在核心電壓1.8V情況下，可工作在0-162MHz。本文在此基礎(chǔ)上進(jìn)行了面向媒體系統(tǒng)應(yīng)用的MediaDSP1600(簡稱MD16)IP核的優(yōu)化設(shè)計(jì)，著重探討了數(shù)字信號處理器的指令譯碼問題、具有RISC流水化結(jié)構(gòu)的數(shù)字信號處理器的流水線優(yōu)化以及低功耗問題和IP核面向系統(tǒng)應(yīng)用的其他相關(guān)設(shè)計(jì)問題。 本文通過分析MD16的

3、指令集結(jié)構(gòu)，并根據(jù)MD16 IP核的優(yōu)化目標(biāo)提出了MD16的譯碼結(jié)構(gòu)優(yōu)化設(shè)計(jì)，與原譯碼器相比，分層譯碼結(jié)構(gòu)使得兩層譯碼得以流水化，從而速度更快，而分類譯碼結(jié)構(gòu)則使不相關(guān)的譯碼子模塊不工作，因而功耗更小。在完成譯碼優(yōu)化設(shè)計(jì)后，對MDl6的指令集進(jìn)行了驗(yàn)證，在原指令集驗(yàn)證平臺基礎(chǔ)上提出了一種指令驗(yàn)證流程，通過指令分類，指令生成，指令運(yùn)行，結(jié)果反饋和覆蓋率反饋幾個(gè)階段，保證了設(shè)計(jì)的正確性。 MD16的一大特色是有一個(gè)類RISC流水線，

4、本文研究了基于RISC流水線的DSP性能優(yōu)化，通過分析流水線劃分，關(guān)鍵路徑和數(shù)據(jù)流信息，采用流水化，邏輯復(fù)制等多種方法優(yōu)化關(guān)鍵路徑，達(dá)到了優(yōu)化目標(biāo)。并通過分析MD16的組織構(gòu)成，在RTL級進(jìn)行了基于門控時(shí)鐘的低功耗設(shè)計(jì)，使其具有了四種低功耗模式。 MD16作為面向嵌入式媒體系統(tǒng)應(yīng)用的IP核，在經(jīng)過譯碼和流水線優(yōu)化設(shè)計(jì)后仍需要進(jìn)行面向系統(tǒng)的相關(guān)設(shè)計(jì)研究。本文研究了IP核面向SoC的兩大關(guān)鍵問題：可測性設(shè)計(jì)和外圍接口技術(shù)。通過分析基