基于FPGA的1024點(diǎn)流水線結(jié)構(gòu)FFT算法的研究與實(shí)現(xiàn).pdf

1、隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號(hào)處理技術(shù)已廣泛應(yīng)用于通信、圖像處理、雷達(dá)和多媒體等領(lǐng)域。作為數(shù)字信號(hào)處理的核心技術(shù)之一，快速傅里葉變換(FFT)使離散傅里葉變換(DFT)的運(yùn)算時(shí)間縮短了幾個(gè)數(shù)量級(jí)，使得數(shù)字信號(hào)處理的實(shí)現(xiàn)和應(yīng)用變得更加容易。因此對(duì)FFT算法及其實(shí)現(xiàn)方法的研究具有很強(qiáng)的理論和現(xiàn)實(shí)意義。
　　本文針對(duì)FFT算法的結(jié)構(gòu)和特點(diǎn)，設(shè)計(jì)出一種優(yōu)化的基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的1024點(diǎn)16bits復(fù)數(shù)定點(diǎn)FFT實(shí)現(xiàn)方案。

2、在研究了基-2頻域抽取FFT算法的理論和運(yùn)算規(guī)律的基礎(chǔ)上，結(jié)合蝶形運(yùn)算流圖討論了實(shí)現(xiàn)FFT算法的幾種不同的硬件結(jié)構(gòu)，綜合系統(tǒng)性能和資源消耗選取了流水線結(jié)構(gòu)實(shí)現(xiàn)算法。
　　采用自頂向下的分層設(shè)計(jì)方法完成了FFT算法的整體結(jié)構(gòu)設(shè)計(jì)，將算法分為多個(gè)功能模塊。在基于XILINXVirtex-5系列的FPGA硬件驗(yàn)證平臺(tái)上，采用VerilogHDL硬件描述語(yǔ)言實(shí)現(xiàn)了算法的各個(gè)功能模塊，并通過(guò)ISE集成開(kāi)發(fā)環(huán)境進(jìn)行了綜合驗(yàn)證，得到了相應(yīng)的RT