mips流水線cpu的verilog實(shí)現(xiàn)

1、1一、實(shí)驗(yàn)?zāi)康?.了解提高CPU性能的方法。2.掌握流水線MIPS微處理器的工作原理。3.理解數(shù)據(jù)冒險(xiǎn)、控制冒險(xiǎn)的概念以及流水線沖突的解決方法。4.掌握流水線MIPS微處理器的測試方法。二、實(shí)驗(yàn)任務(wù)設(shè)計(jì)一個(gè)32位流水線MIPS微處理器，具體要求如下：1.至少運(yùn)行下列MIPS32指令。（1）算術(shù)運(yùn)算指令：ADD、ADDU、SUB、SUBU、ADDI、ADDIU。（2）邏輯運(yùn)算指令：、、N、X、I、I、XI、SLT、SLTU、SLTI、SL

2、TIU。（3）移位指令：SLL、SLLV、SRL、SRLV、SRA。（4）條件分支指令：BEQ、BNE、BGEZ、BGTZ、BLEZ、BLTZ。（5）無條件跳轉(zhuǎn)指令：J、JR。（6）數(shù)據(jù)傳送指令：LW、SW。（7）空指令：NOP。2.采用5級(jí)流水線技術(shù)，對(duì)數(shù)據(jù)冒險(xiǎn)實(shí)現(xiàn)轉(zhuǎn)發(fā)或阻塞功能。3.在XUPVirtexⅡPro開發(fā)系統(tǒng)中實(shí)現(xiàn)MIPS微處理器，要求CPU的運(yùn)行速度大于25MHz。三、實(shí)驗(yàn)原理1.總體設(shè)計(jì)流水線是數(shù)字系統(tǒng)中一種提高系統(tǒng)穩(wěn)

3、定性和工作速度的方法，廣泛應(yīng)用于高檔CPU的架構(gòu)中。根據(jù)MIPS處理器的特點(diǎn)，將整體的處理過程分為取指令（IF）、指令譯碼（ID）、執(zhí)行（EX）、存儲(chǔ)器訪問（MEM）和寄存器會(huì)寫（WB）五級(jí)，對(duì)應(yīng)多周期的五個(gè)處理階段。如圖3.1所示，一個(gè)指令的執(zhí)行需要5個(gè)時(shí)鐘周期，每個(gè)時(shí)鐘周期的上升沿來臨時(shí)，此指令所代表的一系列數(shù)據(jù)和控制信息將轉(zhuǎn)移到下一級(jí)處理。圖3.1流水線流水作業(yè)示意圖流水線流水作業(yè)示意圖由于在流水線中，數(shù)據(jù)和控制信息將在時(shí)鐘周期的

4、上升沿轉(zhuǎn)移到下一級(jí)，所以規(guī)定流水線轉(zhuǎn)移變量命名遵守如下格式：名稱_流水線級(jí)名稱例如：在ID級(jí)指令譯碼電路（Decode）產(chǎn)生的寄存器寫允許信號(hào)RegWrite在ID級(jí)、3可見，后4條指令都依賴于第一條指令得到寄存器$2的結(jié)果，但sub指令要在第五周期才寫回寄存器$2，但在第三、四、五個(gè)時(shí)鐘周期$2分別要被、和add三個(gè)指令用到，所以這三個(gè)指令得到的是錯(cuò)誤的未更新的數(shù)據(jù)，會(huì)引起錯(cuò)誤的結(jié)果；而第六個(gè)時(shí)鐘周期$2要被sw指令用到，此時(shí)得到的才

5、是正確的已更新的數(shù)據(jù)。這種數(shù)據(jù)之間的互相關(guān)聯(lián)引起的冒險(xiǎn)就是數(shù)據(jù)相關(guān)?？梢钥闯?，當(dāng)一條依賴關(guān)系的方向與時(shí)間軸的方向相反時(shí)，就會(huì)產(chǎn)生數(shù)據(jù)冒險(xiǎn)。（1）一階數(shù)據(jù)相關(guān)與轉(zhuǎn)發(fā)（EX冒險(xiǎn)）首先討論指令sub與之間的相關(guān)問題。sub指令在第五周期寫回寄存器$2，而指令在第四周期就對(duì)sub指令的結(jié)果$2提出申請(qǐng)，顯然將得到錯(cuò)誤的未更新的數(shù)據(jù)。像這類第I條指令的源操作寄存器與第I1條指令（即上一條指令）的目標(biāo)寄存器相重，導(dǎo)致的數(shù)據(jù)相關(guān)稱為一階數(shù)據(jù)相關(guān)。見圖