基于ARM體系結(jié)構(gòu)流水線的研究與設(shè)計(jì).pdf

1、嵌入式微處理器大量應(yīng)用于各種消費(fèi)類電子產(chǎn)品中,如手機(jī)、數(shù)碼相機(jī)以及汽車信息系統(tǒng)等。隨著嵌入式應(yīng)用對(duì)計(jì)算能力要求的不斷提高,32位嵌入式處理器應(yīng)用日益廣泛,其中ARM處理器的應(yīng)用范圍非常廣闊。
　　處理器設(shè)計(jì)是一項(xiàng)高度復(fù)雜和高科技含量的核心技術(shù),長(zhǎng)期以來(lái)只為少數(shù)幾個(gè)國(guó)家的幾個(gè)公司和實(shí)驗(yàn)室所掌握。在這種背景下,探索處理器設(shè)計(jì)和實(shí)現(xiàn)的合理方案,加快我國(guó)處理器研究的前進(jìn)步伐,就顯得意義重大。
　　在研究流水線理論的基礎(chǔ)上,并參考其它

2、處理器的流水線結(jié)構(gòu),本文設(shè)計(jì)采用了5級(jí)流水線結(jié)構(gòu),分別是取指、譯碼、執(zhí)行、訪存和寫回。在深入研究ARM處理器的體系結(jié)構(gòu)、編程模式和指令系統(tǒng)之后,設(shè)計(jì)了一個(gè)處理器流水線系統(tǒng)。采用VerilogHDL描述完成了取指、譯碼、ALU單元、移位器等功能模塊設(shè)計(jì),流水線系統(tǒng)與ARM指令系統(tǒng)和編程模式基本兼容。借鑒Michael Gschwind等人把控制器功能劃分的思想,本文把控制器的功能分散到各個(gè)流水段中。由于簡(jiǎn)化了流水線各段之間的控制關(guān)系,因此

3、不會(huì)造成流水線效率的下降。
　　流水線相關(guān)是造成流水線效率下降的根本原因,本文設(shè)計(jì)通過(guò)采用指令存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器分離的哈佛結(jié)構(gòu),避免了取指和訪存的結(jié)構(gòu)相關(guān);采用分支預(yù)測(cè)方案,減少了流水線的控制相關(guān);采用數(shù)據(jù)旁路、提前形成標(biāo)志位、延遲使用操作數(shù)方案,減少了流水線的數(shù)據(jù)相關(guān),較好地解決了流水線相關(guān)問(wèn)題。
　　在完成處理器流水線系統(tǒng)設(shè)計(jì)之后,針對(duì)分支預(yù)測(cè)、數(shù)據(jù)旁路等設(shè)計(jì)方案,編寫了測(cè)試指令并驗(yàn)證其正確性和有效性。在QuartusⅡ