版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著集成電路工藝尺寸不斷下降,工藝參數(shù)變化問題的重要性不斷提高。一些過去在集成電路設(shè)計(jì)和制造中可以忽略的問題由于工藝參數(shù)變化需要被重新考慮。本論文的研究偏重于集成電路設(shè)計(jì)自動(dòng)化領(lǐng)域,主要目的是分析在工藝參數(shù)變化情況下集成電路性能所受到的影響。在現(xiàn)代的半導(dǎo)體制造工藝下,大規(guī)模的芯片系統(tǒng)被設(shè)計(jì)和生產(chǎn)出來,芯片中最復(fù)雜的結(jié)構(gòu)是其中的互連線。而在參數(shù)變化情況下,互連線的電阻,電感,電容的變化對(duì)于芯片的性能產(chǎn)生很大影響。另一方面,由于芯片集成度的
2、提高以及在更多移動(dòng)多媒體方面的應(yīng)用,針對(duì)芯片在參數(shù)變化情況下的功耗分析也變得非常重要。而與此同時(shí),模擬電路雖然與數(shù)字電路相比集成度較低,但是由于模擬電路需要很多匹配,工藝參數(shù)變化帶來的效應(yīng)對(duì)模擬電路來說也不能忽略。針對(duì)以上提到的問題,本論文分別從幾個(gè)方面展開了如下研究工作:
針對(duì)參數(shù)變化情況下互連線的電感值發(fā)生變化影響互連線性能的情況,論文提出一種考慮參數(shù)變化以及參數(shù)相關(guān)情況下統(tǒng)計(jì)分析互連線電感建模及提取的算法。新的算法使用正
3、交多項(xiàng)式來表示互連線電感值的分布。當(dāng)給定互連線的參數(shù)及其變化范圍,本論文中提出的算法能夠計(jì)算得到電感統(tǒng)計(jì)分布的解析表達(dá)式。實(shí)驗(yàn)結(jié)果證明,本論文提出算法的效率比傳統(tǒng)的蒙特卡羅仿真算法效率獲得平均為350倍提高。
針對(duì)參數(shù)變化情況下互連線的時(shí)序問題和信號(hào)完整性問題,論文提出了一種全新的符號(hào)化矩Symbolic Moment及矩敏感度計(jì)算方法Symbolic Moment Calculator(SMC)對(duì)于參數(shù)化互連線進(jìn)行分析。SM
4、C使用了二分決策圖Binary Decision Diagram(BDD)的數(shù)據(jù)結(jié)構(gòu)來存儲(chǔ)和計(jì)算符號(hào)化矩。給定一個(gè)互連線電路,它的矩計(jì)算決策圖僅僅需要建立一次,之后便可以用來反復(fù)計(jì)算不同參數(shù)值情況下電路的矩和矩敏感度的值。SMC算法被應(yīng)用于快速矩計(jì)算,統(tǒng)計(jì)時(shí)序分析及統(tǒng)計(jì)分析信號(hào)完整性問題上。論文提出的SMC算法與傳統(tǒng)的算法相比存在著100倍至1000倍的效率上的提高。
針對(duì)參數(shù)變化情況下芯片功耗變化的問題,論文提出了一種可以考
5、慮電路工藝參數(shù)之間相關(guān)性的芯片功耗的統(tǒng)計(jì)分析方法。這種方法相比傳統(tǒng)的方法來說,能夠分析芯片的全部功耗在參數(shù)變化情況下的分布,而不是分別分析芯片的動(dòng)態(tài)功耗和漏電流功耗。這種方法可以去除電路參數(shù)之間的相關(guān)性效應(yīng),并且減少需要考慮的參數(shù)數(shù)目。實(shí)驗(yàn)結(jié)果證明,在考慮固定輸入波形情況下論文提出的算法比傳統(tǒng)的蒙特卡羅算法快100倍,在考慮隨機(jī)輸入波形情況下比蒙特卡羅算法快20倍。
為了準(zhǔn)確預(yù)測(cè)參數(shù)變化可能造成的模擬電路的性能變化的影響,本文
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 納米尺寸集成電路設(shè)計(jì)與制造中的建模方法研究.pdf
- 納米尺度集成電路建模與分析方法研究.pdf
- 模擬集成電路自動(dòng)化設(shè)計(jì)方法的研究.pdf
- 深亞微米集成電路自動(dòng)化流程設(shè)計(jì)方法研究.pdf
- 工藝波動(dòng)對(duì)納米尺度MOS集成電路性能影響模型與相關(guān)方法研究.pdf
- 集成電路自動(dòng)化測(cè)試系統(tǒng).pdf
- 納米尺度集成電路統(tǒng)計(jì)時(shí)序分析與成品率優(yōu)化方法研究.pdf
- 高頻集成電路互連線的軟件自動(dòng)化設(shè)計(jì).pdf
- 低損耗混合信號(hào)集成電路襯底研究.pdf
- 混合信號(hào)集成電路自動(dòng)測(cè)試設(shè)備的研究與實(shí)現(xiàn).pdf
- 納米工藝集成電路可尋址測(cè)試芯片的設(shè)計(jì)方法研究.pdf
- 測(cè)試芯片自動(dòng)化設(shè)計(jì)與集成電路成品率提升研究.pdf
- 高速混合信號(hào)集成電路ESD保護(hù)技術(shù).pdf
- 納米集成電路軟錯(cuò)誤評(píng)估方法研究.pdf
- 納米工藝集成電路的互連線寄生電容參數(shù)提取.pdf
- 模擬-混合信號(hào)集成電路行為級(jí)設(shè)計(jì)和仿真驗(yàn)證.pdf
- 納米工藝抗輻射加固集成電路設(shè)計(jì)研究.pdf
- 混合信號(hào)集成電路中襯底耦合噪聲的研究.pdf
- 納米工藝下CMOS集成電路抗輻射加固鎖存器設(shè)計(jì).pdf
- 混合集成電路自動(dòng)測(cè)試系統(tǒng)研究與設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論