版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著微電子技術(shù)高速發(fā)展,集成電路已滲透到現(xiàn)代通信,汽車(chē)電子、醫(yī)療和交通系統(tǒng)領(lǐng)域等人們生活的各個(gè)方面。然而,集成電路的發(fā)展受到工藝尺寸的縮小而產(chǎn)生的寄生效應(yīng)的極大限制,寄生效應(yīng)引起的信號(hào)完整性、動(dòng)態(tài)壓降和溫度翻轉(zhuǎn)等非理想效應(yīng)使得時(shí)序收斂因多個(gè)變量相互制約而變得愈加復(fù)雜。此外,單個(gè)芯片上邏輯門(mén)數(shù)達(dá)到十幾億規(guī)模,時(shí)鐘頻率達(dá)到GHz以上,僅僅靠工藝技術(shù)的提升已難以實(shí)現(xiàn)設(shè)計(jì)的快速收斂,如何縮短芯片設(shè)計(jì)周期,成為物理設(shè)計(jì)工程師面臨的巨大挑戰(zhàn)之一。物
2、理設(shè)計(jì)絕不是對(duì)后端EDA工具的熟練掌握以及使用就可以完成的,而需要針對(duì)具體設(shè)計(jì)目標(biāo)特點(diǎn)研發(fā)具體設(shè)計(jì)實(shí)現(xiàn)方法才能使設(shè)計(jì)快速收斂。本文對(duì)邏輯綜合,可測(cè)性設(shè)計(jì),靜態(tài)時(shí)序分析和后端設(shè)計(jì)進(jìn)行了詳細(xì)的研究,采用TSMC0.18um1P6M CMOS工藝來(lái)實(shí)現(xiàn)8位RISC_MCU的綜合,時(shí)序驗(yàn)證和自動(dòng)布局布線(xiàn)。
本研究主要內(nèi)容包括:⑴對(duì)邏輯綜合理論進(jìn)行了研究。重點(diǎn)討論邏輯綜合約束及工作環(huán)境的內(nèi)容,概述了多時(shí)鐘域時(shí)序約束的處理方法以及邏輯綜合
3、的編譯策略和優(yōu)化方法,完成8位 RISC_MCU的約束添加的編寫(xiě)和工作環(huán)境的定義,實(shí)現(xiàn) RISC_MCU的邏輯綜合并生成門(mén)級(jí)電路,總結(jié)得到網(wǎng)表質(zhì)量評(píng)價(jià)原則。使用形式驗(yàn)證技術(shù)對(duì)綜合前后設(shè)計(jì)邏輯功能等價(jià)性進(jìn)行了檢查。⑵對(duì)可測(cè)性設(shè)計(jì)進(jìn)行了研究。首先闡述可測(cè)性設(shè)計(jì)理論知識(shí)和常見(jiàn)測(cè)試方法,重點(diǎn)討論基于掃描的可測(cè)性設(shè)計(jì)方法,測(cè)試時(shí)序與測(cè)試測(cè)試規(guī)則的內(nèi)容,完成8位RISC_MCU測(cè)試掃描編譯并進(jìn)行故障測(cè)試覆蓋率檢查。分析了兩種提高測(cè)試覆蓋率的方法,使
4、設(shè)計(jì)測(cè)試覆蓋率從初始值0.46%提高到99.97%,使得覆蓋率提高到要求范圍內(nèi)并且在設(shè)計(jì)中插入掃描鏈。⑶對(duì)靜態(tài)時(shí)序分析進(jìn)行了研究。首先對(duì)靜態(tài)時(shí)序分析的原理進(jìn)行了闡述,對(duì)常用的寄生參數(shù)文件 spef和標(biāo)準(zhǔn)延時(shí)文件進(jìn)行了比較并闡明了各自用途。對(duì)時(shí)序路徑的劃分與三種時(shí)序分模式:?jiǎn)喂ぷ鳁l件、bc_wc和OCV進(jìn)行詳細(xì)的討論。重點(diǎn)闡述了OCV時(shí)序分析模式和共同路徑悲觀(guān)的內(nèi)容,采用CPPR技術(shù)完成布圖后8位RISC_MCU的時(shí)序驗(yàn)證工作,時(shí)序滿(mǎn)足要
5、求。⑷對(duì)物理實(shí)現(xiàn)過(guò)程進(jìn)行了研究。簡(jiǎn)述整個(gè)后端設(shè)計(jì)流程,重點(diǎn)研究了布圖規(guī)劃的內(nèi)容及其結(jié)果對(duì)設(shè)計(jì)收斂的影響。其次,對(duì)掃描鏈重排進(jìn)行了討論并對(duì)掃描重排前后掃描鏈結(jié)果進(jìn)行對(duì)比。在時(shí)鐘樹(shù)綜合過(guò)程中,利用analyzeClockTreeSpec對(duì)時(shí)鐘樹(shù)約束文件先進(jìn)行檢查以判斷其合理性,采用一種自動(dòng)與手動(dòng)相結(jié)合的時(shí)鐘樹(shù)綜合方法完成時(shí)鐘樹(shù)綜合。最后,采用MMMC方法來(lái)驗(yàn)證設(shè)計(jì)時(shí)序和對(duì)設(shè)計(jì)時(shí)序進(jìn)行了分析和優(yōu)化并實(shí)現(xiàn)時(shí)序收斂。將布圖后網(wǎng)表與布圖前網(wǎng)表通過(guò)形
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于A(yíng)SIC實(shí)現(xiàn)雷達(dá)信號(hào)處理芯片的后端設(shè)計(jì).pdf
- ASIC芯片的層次化后端實(shí)現(xiàn).pdf
- 深亞微米高性能數(shù)字ASIC芯片的后端設(shè)計(jì).pdf
- 基于FINFET工藝的ASIC后端物理設(shè)計(jì).pdf
- 基于Tcl腳本語(yǔ)言的ASIC后端設(shè)計(jì).pdf
- 基于SOC ENCOUNTER的百萬(wàn)門(mén)級(jí)ASIC后端設(shè)計(jì).pdf
- 基于FPGA的ASIC芯片通用測(cè)試系統(tǒng)設(shè)計(jì).pdf
- ASIC測(cè)頻芯片的設(shè)計(jì).pdf
- 基于A(yíng)STRO的解碼芯片后端設(shè)計(jì)及方法研究.pdf
- 基于PDVQ算法的ASIC芯片及編碼系統(tǒng)的設(shè)計(jì).pdf
- ASIC后端設(shè)計(jì)中的時(shí)鐘樹(shù)綜合優(yōu)化研究.pdf
- ADPCM語(yǔ)音解碼芯片的ASIC研究與設(shè)計(jì).pdf
- stnlcd驅(qū)動(dòng)控制芯片的asic研究和設(shè)計(jì)
- LED驅(qū)動(dòng)控制芯片的ASIC研究與設(shè)計(jì).pdf
- 通用PCI目標(biāo)接口芯片的ASIC設(shè)計(jì).pdf
- 基于RPR over SDH ASIC芯片的GFP封裝開(kāi)發(fā)研究.pdf
- 基于VME總線(xiàn)的ASIC芯片研究——中斷設(shè)計(jì)及全芯片的仿真與測(cè)試驗(yàn)證.pdf
- 信息安全芯片的低功耗后端設(shè)計(jì)研究.pdf
- USB技術(shù)研究與控制芯片ASIC設(shè)計(jì).pdf
- 串并結(jié)構(gòu)Viterbi譯碼芯片的ASIC設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論