基于ASTRO的解碼芯片后端設計及方法研究.pdf

1、隨著數(shù)字芯片規(guī)模的不斷增大，全定制（Full Custom）設計越來越難以滿足設計周期的嚴格要求。為了跟上市場的步伐，目前的絕大部分數(shù)字芯片全部使用了半定制基于標準單元的自動化后端設計。
　　目前國內(nèi)高校的后端設計水平逐年進步，已經(jīng)不再滿足于“完成設計”，而漸漸轉(zhuǎn)移到了“優(yōu)化設計”的方向。鑒于此，本文基于電子科技大學VLSI實驗室的某超大規(guī)模數(shù)字解碼芯片的后端設計，討論了在后端設計過程中面對的諸多問題，以及相應的解決方案。

2、　　解碼芯片的規(guī)模為百萬門級，速度工作在90MHz，基于TSMC0.18 um1P6M工藝。芯片內(nèi)嵌74個較小規(guī)模的SRAM模塊，芯片外掛載3個較大容量的SRAM芯片。芯片采用了CBGA432的管殼進行封裝。在后端設計過程中主要采用了Synopsys、Cadence、Mentor公司的軟件，封裝模擬使用了AutoDesk公司的軟件。
　　在流程描述之外，本文重點解決了芯片后端設計中所遇到的各種問題，包括時序違規(guī)、復雜時鐘結(jié)構(gòu)、片外