視頻解碼芯片的物理設(shè)計(jì)研究.pdf

1、集成電路特征尺寸進(jìn)入深亞微米階段，互連線延遲、信號(hào)完整性、天線效應(yīng)、瓜Drop電壓降和電遷移等問(wèn)題成為物理設(shè)計(jì)的瓶頸，制約著集成電路的發(fā)展。同時(shí)，系統(tǒng)規(guī)模的增大和復(fù)雜性的提高，使得IP硬核復(fù)用被更廣泛的采用，給物理設(shè)計(jì)帶來(lái)了新的挑戰(zhàn)。應(yīng)對(duì)這些問(wèn)題，物理設(shè)計(jì)需要新的設(shè)計(jì)方法和設(shè)計(jì)流程。 本論文完成視頻解碼芯片的物理設(shè)計(jì)，涉及深亞微米、多IP硬核復(fù)用、數(shù)字模擬信號(hào)干擾等多個(gè)難點(diǎn)，且規(guī)模較大，復(fù)雜性較高，具有代表性和研究意義。布局規(guī)劃

2、是物理設(shè)計(jì)的第一步，在芯片的整個(gè)物理設(shè)計(jì)中占有相當(dāng)重要的地位，不僅僅決定芯片的面積、性能，甚至決定整個(gè)設(shè)計(jì)的成敗。本文首先在布局規(guī)劃階段，在面積確定、軟模塊布局、IP硬核布局和電源網(wǎng)絡(luò)布局等方面，針對(duì)設(shè)計(jì)本身的難點(diǎn)，進(jìn)行了較為深入的研究。在布局規(guī)劃階段考慮對(duì)于后續(xù)物理設(shè)計(jì)步驟的影響，得到更完善的布局規(guī)劃，以減少迭代次數(shù)，從而縮短設(shè)計(jì)周期。 在重點(diǎn)研究布局規(guī)劃的基礎(chǔ)上，本文完成了物理設(shè)計(jì)的后續(xù)步驟，并對(duì)其中的關(guān)鍵環(huán)節(jié)，如標(biāo)準(zhǔn)單元布