一種基于雙環(huán)控制的自適應電壓調節(jié)電路設計.pdf

1、伴隨著芯片單位面積集成器件數(shù)量的急劇增加,以及處理器工作時鐘頻率信號的不斷增高,降低處理器等設備的功耗已經(jīng)迫在眉睫。近年來,自適應電壓調節(jié)(Adaptive Voltage Scaling, AVS)技術作為一種新型有效的電源管理技術越來越受到研究者的重視。該技術可以根據(jù)不同的負載工作狀態(tài)、制造工藝和環(huán)境溫度自適應調節(jié)變換器輸出電壓,使得設備在完成同樣任務下所消耗的能量最小。該電壓調節(jié)技術可降低負載30％-70％的功耗。
　　本文

2、在簡要介紹研究背景與意義的基礎上,引出迄今應用于降低處理器等負載功耗的電源管理技術:DPM策略、DVS技術和 AVS技術,并闡述其技術原理與發(fā)展動態(tài)。對比DPM策略,AVS技術是通過降低負載的工作電壓而非關閉負載的供電;不同于DVS技術,AVS通過檢測負載實時工作狀態(tài)形成閉合環(huán)路而非通過電壓-頻率查找表開環(huán)調節(jié)負載工作電壓。在對基于負載運行出錯率、使用全數(shù)字 DC-DC和采用延遲線檢測三種 AVS電路的分析基礎上,本課題設計了一種基于雙

3、環(huán)控制的自適應電壓調節(jié)電路。該電路使用延時線檢測與計數(shù)統(tǒng)計結果作為負載工作電壓是否滿足工作需要的判斷依據(jù),自適應工藝、溫度和負載的需要變化調節(jié)變換器輸出電壓。芯片最終使用0.13?m CMOS工藝流片。
　　本文首先對基于雙環(huán)控制的自適應電壓調節(jié)電路的系統(tǒng)框圖和各模塊功能做了詳細的說明。著重闡述了所設計AVS電路在啟動以及調頻-調壓過程中系統(tǒng)的工作流程,并對該系統(tǒng)的穩(wěn)定性從直觀上作出分析。其次,本文詳細介紹了初值設定邏輯、延時線檢

4、測模塊、校正算法模塊和限流快速比較器模塊的工作狀態(tài)、電路實現(xiàn)以及仿真結果。最后完成電路的整體設計與仿真、繪制版圖以及確定封裝方案。
　　本文所設計的自適應電壓調節(jié)電路的輸入電壓范圍為2.7-4.2V,輸出電壓為0.7-1.5V,對應的設備工作頻率為30MHz-120MHz。所設計系統(tǒng)的模擬主環(huán)路采用基于PWM調制模式的BUCK變換器模擬環(huán)路。通過與數(shù)字輔助電路以及延時線檢測相結合,該電壓調節(jié)電路的輸出電壓自適應的調節(jié)大小,并具有較