2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題(含答案詳解+作文范文)_第1頁(yè)
已閱讀1頁(yè),還剩80頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、隨著集成電路技術(shù)的進(jìn)步,工藝線寬越來(lái)越小,在同樣的芯片面積下可以集成越來(lái)越多的功能,芯片的功耗問(wèn)題變得越來(lái)越突出。同時(shí),隨著集成電路的飛速發(fā)展,諸如智能手機(jī)、平板電腦等移動(dòng)設(shè)備的功能越來(lái)越多,體積越來(lái)越小,在電池技術(shù)發(fā)展滯后的情況下,運(yùn)用低功耗技術(shù)能夠延長(zhǎng)設(shè)備的使用時(shí)間。在眾多的低功耗技術(shù)中,自適應(yīng)電壓調(diào)節(jié)技術(shù)(AVS)可顯著降低負(fù)載能耗,從而越來(lái)越受到人們的重視。
  本文在分析了幾種不同的電源管理技術(shù)之后,提出了一種基于主極點(diǎn)

2、補(bǔ)償?shù)腁VS電路,它利用環(huán)路中的一個(gè)加減雙向計(jì)數(shù)模塊產(chǎn)生的一個(gè)低頻極點(diǎn)來(lái)使得環(huán)路穩(wěn)定,該計(jì)數(shù)模塊通過(guò)控制數(shù)字脈寬調(diào)制器(DPWM)的輸出占空比來(lái)調(diào)節(jié)輸出電壓。功率級(jí)電路基于轉(zhuǎn)換效率較高的Buck拓?fù)浣Y(jié)構(gòu),采用同步整流方式進(jìn)一步提高效率。
  本文在闡述了系統(tǒng)構(gòu)成及工作原理之后,著重分析并設(shè)計(jì)了高線性度的DPWM模塊,該DPWM模塊采用了延遲鏈加計(jì)數(shù)比較的混合式結(jié)構(gòu)。在該模塊的設(shè)計(jì)中,提出了一種新穎的延遲鏈校準(zhǔn)方式,按照特定的校準(zhǔn)順

3、序?qū)ρ舆t鏈中每一級(jí)延遲時(shí)間進(jìn)行調(diào)整,較大程度地提高了其積分非線性(INL)。
  論文所設(shè)計(jì)AVS電路屬于數(shù)?;旌霞呻娐罚ㄟ^(guò)數(shù)?;旌显O(shè)計(jì)和仿真流程,驗(yàn)證了系統(tǒng)功能的正確性,在不同的頻率下電路能夠自適應(yīng)地調(diào)節(jié)出相應(yīng)的電壓。電路輸入電壓為2.7V-4.2V,輸出電壓為0.9V-2.2V。所設(shè)計(jì)的電路最終在CMOS0.18μm工藝下進(jìn)行了流片,整個(gè)芯片的版圖面積為1300μm×1150μm。經(jīng)過(guò)仿真分析,相對(duì)于DVS技術(shù),該AVS技

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論