基于海明排序進行無關位填充的低功耗內(nèi)建自測試研究.pdf

1、隨著科學的進步，深亞微米的出現(xiàn)，大量的功能模塊被集成，芯片功能越做越強大，數(shù)字電路的集成度變得越來越高，整個電路的復雜度也變得越來越大，這對電路測試造成了極大的困難。一般情況下，在對集成電路進行測試的過程中，測試功耗遠遠高于電路工作功耗，而過高的功耗會造成芯片過熱，嚴重的時候會對芯片造成損害，并且這種損害往往是不可逆的。因此，如何有效降低過高的測試功耗已經(jīng)成為集成電路測試的研究熱點。
　　本研究在按時鐘測試的內(nèi)建自測試中，對測試集

2、進行優(yōu)化，將測試集進行了兩次排序。第一次進行無關位排序，將無關位含量多的測試向量放到前面；第二次對測試向量進行海明距離求解，按照海明距離由小到大排序。為了優(yōu)化測試集，達到測試向量之間相關性增加的目的，對排序后的測試集進行合理的無關位填充，提出了一種無關位填充方案，依照無關位兩邊確定位長度來進行無關位填充。最后通過對ISCAS’85國際標準電路實驗證明，本文所提方案能在保證獲得較高故障覆蓋率的前提條件下，有效的降低了電路的測試總功耗、平均