基于FPGA的AIS基帶設(shè)計(jì)算法研究.pdf

1、隨著我國(guó)現(xiàn)代航運(yùn)交通運(yùn)輸?shù)娘w速發(fā)展，船舶的航行安全色是越來越重要。AIS設(shè)備利用無線電技術(shù)實(shí)現(xiàn)船.船、船一岸的通信及輔助導(dǎo)航，避免船舶之間發(fā)生碰撞，方便監(jiān)管部門管理，大幅提高航行安全。其組成結(jié)構(gòu)包括由人機(jī)界面模塊、通信協(xié)議處理模塊、基帶信號(hào)處理模塊、射頻模塊及標(biāo)準(zhǔn)通信接口模塊。本文著重對(duì)AIS設(shè)備的基帶信號(hào)處理模塊進(jìn)行仿真研究，并以仿真為基礎(chǔ)，研究基于FPGA的基帶信號(hào)的調(diào)制解調(diào)算法，為后期以FPGA為硬件平臺(tái)設(shè)計(jì)AIS設(shè)備打下堅(jiān)實(shí)的理

2、論算法基礎(chǔ)。
　　 AIS基帶處理器主要功能包括完成HDLC打解包、NRZI編解碼和GMSK的調(diào)制解調(diào)。由于FPGA平臺(tái)只能處理數(shù)字信號(hào)，而AIS基帶調(diào)制解調(diào)中存在部分模擬信號(hào)，所以要針對(duì)FPGA的硬件平臺(tái)，進(jìn)一步研究改進(jìn)的AIS基帶調(diào)制解調(diào)算法。由于HDLC主要包括，位填充及去填充、校驗(yàn)位產(chǎn)生、數(shù)據(jù)打解包等。由于HDLC處理及NRZI本身就是數(shù)字信號(hào)處理，所以基于FPGA的HDLC算法相對(duì)簡(jiǎn)單。GMSK調(diào)制解調(diào)屬于數(shù)字信號(hào)的模

3、擬調(diào)制，在研究GMSK信號(hào)時(shí)，以SystemView和Matlab作為工具研究其特性和算法驗(yàn)證，結(jié)合FPGA本身的特點(diǎn)，給出了具體實(shí)現(xiàn)時(shí)必需考慮的位同步算法。由于FPGA設(shè)計(jì)結(jié)構(gòu)靈活、通用性強(qiáng)、實(shí)時(shí)性高以及適合于模塊化設(shè)計(jì)等特點(diǎn)，因此FPGA平臺(tái)非常適合于AIS的硬件實(shí)現(xiàn)平臺(tái)。另外，選用FPGA作為硬件平臺(tái)也為單個(gè)芯片實(shí)現(xiàn)AIS系統(tǒng)奠定了基礎(chǔ)。基于FPGA的AIS基帶算法中主要包括了以下幾個(gè)方面研究：
　　 1)CRC校驗(yàn)的產(chǎn)生

4、算法及在適合于FPGA中的快速實(shí)現(xiàn)算法；
　　 2)位填充及去填充和NRZI的編碼及解碼在FPGA的算法實(shí)現(xiàn)；
　　 3)GMSK的調(diào)制解調(diào)算法；
　　 4)高斯濾波器算法在FPGA中的快速實(shí)現(xiàn)算法；
　　 5)相位積分在FPGA中快速實(shí)時(shí)的實(shí)現(xiàn)算法；
　　 6)IQ調(diào)制器在FPGA中快速實(shí)時(shí)的實(shí)現(xiàn)算法；
　　 7)位同步在FPGA中快速實(shí)時(shí)的實(shí)現(xiàn)算法；
　　 8)反正切實(shí)現(xiàn)在FP