基于FPGA的多進(jìn)制擴(kuò)頻基帶系統(tǒng)設(shè)計(jì).pdf

1、隨著通信系統(tǒng)的更新?lián)Q代,隨著通信事業(yè)的不斷發(fā)展,軍事領(lǐng)域和民用領(lǐng)域越來越多的運(yùn)用擴(kuò)頻技術(shù)這種新的通信方式。但是傳統(tǒng)的擴(kuò)頻系統(tǒng)因?yàn)樾诺赖膸捠芟薅诤芏鄳?yīng)用中難以滿足要求。為了有效地解決頻譜資源緊張和傳輸速率受限的矛盾,多進(jìn)制擴(kuò)頻系統(tǒng)成為現(xiàn)階段研究熱點(diǎn)。
　　本文旨在設(shè)計(jì)一個位移序列多進(jìn)制的擴(kuò)頻基帶系統(tǒng)。為此,首先綜合國內(nèi)外有關(guān)多進(jìn)制擴(kuò)頻基帶系統(tǒng)的研究,對比分析了幾種常見的多進(jìn)制擴(kuò)頻基帶系統(tǒng)和擴(kuò)頻碼的設(shè)計(jì)方案,最終選擇使用m序列的位

2、移序列作為多進(jìn)制擴(kuò)頻碼,完成了16進(jìn)制擴(kuò)頻的基帶系統(tǒng)設(shè)計(jì)。
　　主要研究內(nèi)容是,給出了位移序列多進(jìn)制擴(kuò)頻基帶系統(tǒng)的具體設(shè)計(jì)方案,針對基帶系統(tǒng)特定的技術(shù)指標(biāo),給出發(fā)送端和接收端的基本原理框圖,重點(diǎn)分析了對應(yīng)指標(biāo)下的系統(tǒng)性能,完成了誤碼率分析。針對解決同步問題這一難點(diǎn),給出了使用m序列的優(yōu)選對完成同步時鐘提取的可靠方案,同步捕獲電路選用滑動相關(guān)器法來設(shè)計(jì)。
　　基于FPGA的自頂向下的設(shè)計(jì)原則,將系統(tǒng)發(fā)送端和接收端進(jìn)行模塊功能的