實驗二-組合邏輯電路的設(shè)計與測試_第1頁
已閱讀1頁，還剩3頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、實驗二組合邏輯電路的設(shè)計與測試一、實驗?zāi)康囊?、實驗?zāi)康?、掌握組合邏輯電路的設(shè)計方法及功能測試方法。2、熟悉組合電路的特點。二、實驗原理二、實驗原理1、使用中、小規(guī)模集成電路來設(shè)計組合電路是最常見的邏輯電路。設(shè)計組合電路的一般步驟如圖2－1所示。圖2－1組合邏輯電路設(shè)計流程圖根據(jù)設(shè)計任務(wù)的要求建立輸入、輸出變量，并列出真值表。然后用邏輯代數(shù)或卡諾圖化簡法求出簡化的邏輯表達式。并按實際選用邏輯門的類型修改邏輯表達式。根據(jù)簡化后的邏輯表達式

2、，畫出邏輯圖，用標(biāo)準(zhǔn)器件構(gòu)成邏輯電路。最后，用實驗來驗證設(shè)計的正確性。2、組合邏輯電路設(shè)計舉例用“與非”門設(shè)計一個表決電路。當(dāng)四個輸入端中有三個或四個為“1”時，輸出端才為“1”。設(shè)計步驟：根據(jù)題意列出真值表如表2－1所示，再填入卡諾圖表2－2中。表2－1D0000000011111111A0000111100001111B0011001100110011C0101010101010101四、實驗內(nèi)容四、實驗內(nèi)容1、設(shè)計用與非門及用異或

3、門、與門組成的半加器電路。（1）真值表如下表ABSC0000011010101101(2)簡化邏輯表達式為BABABAS????ABC?（3）邏輯電路圖如下2、設(shè)計一個一位全加器，要求用異或門、與門、或門組成。用四2輸入異或門（74LS86）和四2輸入與非門（74LS00）設(shè)計一個一位全加器。（1）列出真值表如下表。其中Ai、Bi、Ci分別為一個加數(shù)、另一個加數(shù)、低位向本位的進位；Si、Ci1分別為本位和、本位向高位的進位。AiBiCi

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論