2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題(含答案詳解+作文范文)_第1頁(yè)
已閱讀1頁(yè),還剩8頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、1實(shí)驗(yàn)七 實(shí)驗(yàn)七 組合邏輯電路設(shè)計(jì) 組合邏輯電路設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?一、實(shí)驗(yàn)?zāi)康?、 掌握用小規(guī)模集成電路設(shè)計(jì)組合邏輯電路的方法。2、 熟悉用中規(guī)模集成電路設(shè)計(jì)組合邏輯電路的方法。二、實(shí)驗(yàn)原理 二、實(shí)驗(yàn)原理組合邏輯電路在邏輯功能上的特點(diǎn)是:這種電路在任何時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入信號(hào),而與這一時(shí)刻輸入信號(hào)作用前電路原來(lái)的狀態(tài)沒(méi)有任何關(guān)系。其電路結(jié)構(gòu)基本上由邏輯門電路組成,只有從輸入到輸出的通路,沒(méi)有從輸出反饋到輸入的回路,這類電

2、路沒(méi)有記憶功能。組合邏輯電路的設(shè)計(jì)就是將實(shí)際的,有因果關(guān)系的問(wèn)題用一個(gè)較合理、經(jīng)濟(jì)、可靠的邏輯電路來(lái)實(shí)現(xiàn)。組合邏輯電路設(shè)計(jì)的一般過(guò)程是(1)分析事件的因果關(guān)系,并用二值邏輯的 0 與 1 列出真值表。(2)把真值表轉(zhuǎn)換為對(duì)應(yīng)的邏輯函數(shù)。(3)根據(jù)電路的具體要求和器件的資源情況等因素選定器件的類型。(4)將邏輯函數(shù)化簡(jiǎn)或變換成與所選用的器件類型相一致。(5)根據(jù)化簡(jiǎn)或變換后的邏輯函數(shù),畫出邏輯電路圖。(6)根據(jù)邏輯電路圖,用選定的器件實(shí)現(xiàn)

3、具體的電路裝置,并進(jìn)行調(diào)試完成。3輸入 輸出A B S CO0 0 0 00 1 1 01 0 1 01 1 0 1(2)根據(jù)真值表寫出邏輯函數(shù)S = B A B A ?CO=AB(3) 設(shè)對(duì)半加器所用的器件類型有限制,只能用單一類型的與非門,如 74LS00。(4) 把 S、CO 的函數(shù)式轉(zhuǎn)換與所選用的器件一致,即與非―與非的關(guān)系。S = = B A B A ? B AB A ABCO=AB= AB(5)根據(jù)與非―與非形式的邏輯函數(shù),

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論