組合邏輯電路-分析和設(shè)計

1、1,組合邏輯電路 -分析和設(shè)計,2,§3.1 概述,邏輯電路,,組合邏輯電路,時序邏輯電路,功能：輸出只取決于 當前的輸入。,,組成：門電路，不存在記憶元件。,,功能：輸出取決于當前的輸入和原來的狀態(tài)。,組成：組合電路、記憶元件。,3,,,,y1,y2,ym,,,,,a1,a2,an,向量形式,輸入與輸出的函數(shù)關(guān)系,組合邏輯電路的框圖,4,組合電路的研究內(nèi)容：,

2、分析：,設(shè)計：,給定 邏輯圖,得到邏輯功能,,分析,給定邏輯功能,,畫出 邏輯圖,設(shè)計,5,§3.2 組合邏輯電路分析基礎(chǔ),1. 由給定的邏輯圖逐級寫出邏輯關(guān)系表達式。,分析步驟：,2. 用公式或卡諾圖對邏輯函數(shù)進行化簡。,3. (列真值表)得出結(jié)論。,電路 結(jié)構(gòu),,輸入輸出之間的邏輯關(guān)系,6,例1：分析下圖的邏輯功能。,7,真值表,特點：輸入相同為“1”； 輸入不同為“0”。,同或門,

3、次序,8,例2：分析下圖的邏輯功能。,9,真值表,特點：輸入相同為“0”； 輸入不同為“1”。,異或門,10,1,例3：分析下圖的邏輯功能。,0,1,被封鎖,1,B,11,1,0,被封鎖,1,特點： M=1時選通A路信號； M=0時選通B路信號。,選通電路,12,§3.3 組合邏輯電路設(shè)計基礎(chǔ),任務(wù)要求,,最簡單的邏輯電路,1. 定義輸入/輸出邏輯變量并賦值，列真值表。,分

4、析步驟：,2. 由真值表寫出邏輯函數(shù)式并化簡。,3. 畫邏輯圖。,13,例 1：設(shè)計三人表決電路（A、B、C）。每人一個按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。,1. 首先指明邏輯符號取“0”、“1”的含義。,2. 根據(jù)題意列出真值表。,真值表,三個按鍵A、B、C按下時為“1”，不按時為“0”。輸出是F，多數(shù)贊成時是“1”，否則是“0”。F…,14,真值表,3. 畫出卡諾圖，并用卡諾

5、圖化簡：,簡單問題直接寫出,15,4. 根據(jù)邏輯表達式畫出邏輯圖。,(1) 若用與或門實現(xiàn),16,(2) 若用與非門實現(xiàn),17,例2 設(shè)計一個監(jiān)測信號燈工作狀態(tài)的邏輯電路。每一組信號燈由紅、黃、綠三盞燈組成，共有三種正常工作狀態(tài)：紅、綠或黃加綠燈亮；其它五種亮燈狀態(tài)為故障,正常工作狀態(tài),故障狀態(tài),18,邏輯抽象取紅、黃、綠三盞燈的狀態(tài)為輸入變量，分別用R、A、G表示，亮?xí)r為1，不亮?xí)r為0。取故障信號為輸出變量，以Y表示，正常工作下Y

6、為0，發(fā)生故障時為1。列出真值表,邏輯函數(shù)式由真值表可得,19,化簡,用0化簡可得到最簡與或非表達式,20,畫出邏輯圖,最簡與或的邏輯圖,最簡與或非的邏輯圖,21,例3 多輸出組合邏輯電路,化簡,單個最簡,22,單個最簡,整體最簡,,23,作業(yè),9-9（a）9-139-14（d）9-17,24,課堂作業(yè),,,,,求輸入為高/低電平時的噪聲容限？,2,舉重比賽，有甲乙丙三名裁判，其中甲為主裁判。 當兩名或兩名以上裁判（且必