第12章 dma消息收發(fā)單元

1、第十二章DMA消息收發(fā)單元12.1概述DMA消息收發(fā)單元支持不同總線上兩個的處理器之間的通信，例如本地處理器和PCI總線上的處理器。該單元在運行時使用通用（generic）消息和門鈴寄存器。圖121是DMA消息收發(fā)單元的結(jié)構(gòu)圖。圖121DMA消息收發(fā)單元結(jié)構(gòu)圖該部件還提供了DMA控制器，用于傳輸數(shù)據(jù)塊，不受本地處理器或PCI主設(shè)備的約束。DMA模塊擁有四個高速DMA通道，這四個通道共享IO定序器（ISOIOSequencer）中的緩存空

2、間，方便數(shù)據(jù)的收集和發(fā)送。12.2特性DMA消息收發(fā)單元包括下列特性：?用于處理器間通信的消息和門鈴寄存器?DMA控制器?四個DMA通道?跨多個通道的并發(fā)執(zhí)行，可編程帶寬控制?非對齊傳輸能力?數(shù)據(jù)鏈和直通模式?在完成段、鏈和錯誤時產(chǎn)生中斷?每個通道都具有可選的外部控制信號（REQACKDONE）12.3外部信號說明本節(jié)介紹DMA信號12.3.1詳細信號說明0x0_8060ODR－發(fā)送門鈴寄存器RW0x0000_000012.5.5124

3、0x0_8068IDR－接收門鈴寄存器RW0x0000_000012.5.51240x0_8080IMISR－接收消息中斷狀態(tài)寄存器RW0x0000_000012.5.61240x0_8084IMIMR－接收消息中斷屏蔽寄存器RW0x0000_000012.5.71240x0_8100DMAMR0－DMA0模式寄存器RW0x0000_000012.5.8.11240x0_8104DMASR0－DMA0狀態(tài)寄存器RW0x0000_0000

4、12.5.8.21240x0_8108DMACDAR0－DMA0當前描述符地址寄存器RW0x0000_000012.5.8.31240x0_8110DMASAR0－DMA0源地址寄存器RW0x0000_000012.5.8.41240x0_8118DMADAR0－DMA0目的地址寄存器RW0x0000_000012.5.8.51240x0_8120DMABCR0－DMA0字節(jié)計數(shù)寄存器RW0x0000_000012.5.8.61240x

5、0_8124DMAR0－DMA0下一個描述符地址寄存器RW0x0000_000012.5.8.71240x0_8180DMAMR1－DMA1模式寄存器RW0x0000_000012.5.8.11240x0_8184DMASR1－DMA1狀態(tài)寄存器RW0x0000_000012.5.8.21240x0_8188DMACDAR1－DMA1當前描述符地址寄存器RW0x0000_000012.5.8.31240x0_8190DMASAR1－DM

6、A1源地址寄存器RW0x0000_000012.5.8.41240x0_8198DMADAR1－DMA1目的地址寄存器RW0x0000_000012.5.8.51240x0_81A0DMABCR1－DMA1字節(jié)計數(shù)寄存器RW0x0000_000012.5.8.61240x0_81A4DMAR1－DMA1下一個描述符地址寄存器RW0x0000_000012.5.8.71240x0_8200DMAMR2－DMA2模式寄存器RW0x0000_

7、000012.5.8.11240x0_8204DMASR2－DMA2狀態(tài)寄存器RW0x0000_000012.5.8.21240x0_8208DMACDAR2－DMA2當前描述符地址寄存器RW0x0000_000012.5.8.31240x0_8210DMASAR2－DMA2源地址寄存器RW0x0000_000012.5.8.41240x0_8218DMADAR2－DMA2目的地址寄存器RW0x0000_000012.5.8.51240

8、x0_8220DMABCR2－DMA2字節(jié)計數(shù)寄存器RW0x0000_000012.5.8.61240x0_8224DMAR2－DMA2下一個描述符地址寄存器RW0x0000_000012.5.8.71240x0_8280DMAMR3－DMA3模式寄存器RW0x0000_000012.5.8.11240x0_8284DMASR3－DMA3狀態(tài)寄存器RW0x0000_000012.5.8.21240x0_8288DMACDAR3－DMA3