基于hcf4070b的曼切斯特編碼器設計畢業(yè)論文

1、<p>　　本科畢業(yè)設計(論文)</p><p><b>　　(2012屆)</b></p><p>　　論文題目 基于HCF4070B的曼切斯特編碼器設計 </p><p>　　(英文) Design of Manchester Encoder </p><p>

2、;　　Based on HCF4070B </p><p>　　所在學院 電子信息學院 </p><p>　　基于HCF4070B的曼切斯特編碼器設計</p><p><b>　　2012年4月</b></p><p><b>　　摘 要</b&

3、gt;</p><p>　　曼徹斯特碼的每個碼元用兩個連續(xù)極性相反的脈沖來表示，因而曼切斯特碼無直流分量，且具有良好的自同步能力和的抗干擾性能，編碼過程相對簡單，因而在近距離傳輸中得到廣泛應用。論文首先利用11.0592MHz晶振產(chǎn)生時鐘脈沖信號，然后利用74LS161實現(xiàn)9分頻，利用CD4040實現(xiàn)256分頻，經(jīng)過2級分頻電路分頻后得到4800Hz的位時鐘信號。再利用兩片74LS175設計具有自啟功能的6級移位

4、寄存器產(chǎn)生63位的m序列，作為曼切斯特編碼器的輸入信號。分析曼切斯特編碼原理，得到位時鐘信號與編碼輸入信號異或的曼切斯特編碼實現(xiàn)方法，選擇HCF4070實現(xiàn)曼切斯特硬件編碼。最后設計濾波器對編碼器輸出的信號進行濾波，得到滿足要求的信號。測試結(jié)果表明，用位時鐘信號與編碼輸入信號異或的方法可以實現(xiàn)曼切斯特編碼。</p><p>　　關鍵詞： 曼徹斯特碼；m序列；HCF4070B；</p><p&g

5、t;<b>　　Abstract</b></p><p>　　Each symbol of Manchester code with two consecutive pulses of opposite polarity to represent,Thus Manchester code has no DC component,And has a good self-synchronizat

6、ion capability and anti-jamming performance.The encoding process is relatively simple,and thus are widely used in close range transmission.Firstly, use 11.0592MHz crystal oscillator generates a clock pulse signal, then u

7、se the 74LS161 to achieve a nine-point frequency, use the CD4040 to achieve divided by 256.After 2-divider circuit</p><p>　　Key Words：Manchester code; m-sequence; HCF4070B;</p><p><b>

8、　　目 錄</b></p><p><b>　　1引言1</b></p><p><b>　　2總體設計2</b></p><p><b>　　3 硬件設計3</b></p><p>　　3.1 時鐘電路模塊3</p><p>　　

9、3.1.1 時鐘振蕩電路3</p><p>　　3.1.2 分頻電路4</p><p>　　3.2 m序列發(fā)生器模塊8</p><p>　　3.2.1反饋移位寄存器構造8</p><p>　　3.2.2 m序列的性質(zhì)9</p><p>　　3.2.3 m序列發(fā)生器設計11</p><p&

10、gt;　　3.3 曼切斯特編碼模塊13</p><p>　　3.4 濾波模塊15</p><p><b>　　4制作和調(diào)試18</b></p><p><b>　　5結(jié)論21</b></p><p><b>　　致 謝22</b></p><p&

11、gt;<b>　　參考文獻23</b></p><p>　　附錄1 系統(tǒng)實物圖24</p><p>　　附錄2 實驗原理圖25</p><p>　　附錄3 畢業(yè)設計作品說明書26</p><p><b>　　1引言</b></p><p>　　近年來，隨著大規(guī)模集成電

12、路的出現(xiàn)，數(shù)字系統(tǒng)的設備復雜程度和技術難度降低，數(shù)字通信系統(tǒng)的主要缺點逐漸得到解決[1]，因此數(shù)字傳輸方式日益受到歡迎。</p><p>　　數(shù)字基帶傳輸方式作為數(shù)字通信中一種重要的通信方式，在數(shù)字終端機等方面有廣泛應用。數(shù)字基帶信號是數(shù)字信號的電脈沖表示，不同形式的數(shù)字基帶信號具有不同的頻譜結(jié)構，合理地設計數(shù)字基帶信號以使數(shù)字信息變換為適合于信道傳輸特性的頻譜結(jié)構，是基帶傳輸首先要考慮的問題。碼型變換就是數(shù)字信

13、息的電脈沖表示的過程，在有線信道中，線路傳輸碼型也就是傳輸?shù)臄?shù)字基帶信號。在實際基帶傳輸系統(tǒng)中，并非所有的原始數(shù)字基帶信號都能在信道中傳輸，例如，數(shù)字基帶信號的頻譜中含有豐富直流和低頻成分的基帶信號，隨著有線傳輸距離的變大，高頻分量衰減也隨之增大，同時信道中通常還存在隔直流電容或耦合變壓器，因而傳輸頻帶的高頻和低頻部分均會受限。實際的基帶傳輸系統(tǒng)還可能提出其它要求，從而導致對基帶信號也存在各種可能的要求。數(shù)字傳輸對碼型的要求主要是如何將

14、原始信息符號編制成適合于傳輸用的碼型，然后使期望電波形適宜于在信道中傳輸[2]。</p><p>　　常用的數(shù)字基帶碼型有單極性非歸零碼（NRZ）、雙極性不歸零碼（NRZ）、單極性歸零碼（RZ）、差分碼、曼切斯特碼、密勒碼、AMI 碼和HDB3碼等。</p><p>　　作為常用的數(shù)字基帶信號傳輸碼型之一，曼切斯特碼又稱雙相碼，它的特點是每個碼元用兩個連續(xù)極性相反的脈沖來表示。 如“l(fā)”碼

15、用正、負脈沖表示，“0”碼用負、正脈沖表示。由于曼切斯特碼在每個碼元的中間都有電平的跳變，所以容易提取碼元同步信息，而且不受信源統(tǒng)計特性的影響。此碼型無直流分量，因此具有自同步能力和良好的抗干擾性能。此外，曼切斯特碼還有定時信息豐富，編碼過程相對簡單等優(yōu)點[3]。</p><p>　　基于以上優(yōu)點，曼徹斯特碼在現(xiàn)代通信尤其是局域網(wǎng)傳輸中得到了廣泛的應用。本課題以HCF4070B芯片為核心組成異或門電路，產(chǎn)生滿足設

16、計要求的曼切斯特碼。本文的主要工作就是研究曼切斯特編碼器的設計及實現(xiàn)。</p><p><b>　　2 總體設計</b></p><p>　　在數(shù)字通信系統(tǒng)中，數(shù)字傳輸方式的應用越來越廣泛。</p><p>　　曼切斯特碼作為常用的數(shù)字基帶信號，相比較其他傳輸碼型，此碼具有無直流分量、定時信息豐富及編碼過程簡單等優(yōu)點[4]，在局域網(wǎng)傳輸中得到了

17、重要應用。本項目主要研究曼切斯特碼編碼器的硬件設計和實現(xiàn)。</p><p>　　為了能順利完成曼切斯特碼的編碼任務，整個系統(tǒng)應該包含時鐘模塊、分頻模塊、線性反饋移位寄存器模塊、曼切斯特編碼模塊和濾波模塊等五個模塊。</p><p>　　首先，進行時鐘電路設計，由晶體振蕩器為系統(tǒng)提供基本的時鐘信號源。此時，可以選擇產(chǎn)生信號的頻率為11.0592MHz的晶體振蕩器，然而頻率過大，不可以直接使用

18、，所以需要設計多級分頻電路產(chǎn)生9600Hz的時鐘信號。</p><p>　　然后，設計6級m序列發(fā)生器，產(chǎn)生周期為63的m序列，并使之具有自啟功能。</p><p>　　時鐘電路為曼切斯特編碼器提供時鐘信號，m序列發(fā)生器輸出的63位m序列作為編碼器的數(shù)據(jù)源，編碼器編碼后輸出9600b/s的曼切斯特碼，最后設計濾波電路，進行信號濾波，得到滿足帶寬要求的信號。</p><p

19、>　　系統(tǒng)整體原理框圖如圖2-1所示：</p><p>　　圖2-1曼徹斯特編碼電路原理框圖</p><p><b>　　3 硬件設計</b></p><p>　　本系統(tǒng)硬件主要由5個模塊電路組成：時鐘模塊、分頻模塊、線性反饋移位寄存器模塊、曼切斯特編碼模塊和濾波模塊。</p><p>　　3.1 時鐘電路模塊&l

20、t;/p><p>　　本系統(tǒng)的時鐘電路模塊主要由兩部分組成：時鐘振蕩電路和分頻電路。</p><p>　　3.1.1 時鐘振蕩電路</p><p>　　晶體振蕩器、放大器、電容、電阻等組成時鐘振蕩電路。</p><p>　　晶體振蕩器（英文Crystal Oscillators）簡稱為晶振，晶振作為時鐘信號源，可以為系統(tǒng)提供基本的時鐘信號。晶體振

21、蕩器一共有兩種類型，即無源晶振和有源晶振。無源晶振自身無法振蕩起來，需要借助于時鐘電路才能產(chǎn)生振蕩信號；有源晶振則是一個完整的諧振振蕩器。</p><p>　　石英晶體振蕩器是利用具有壓電效應的石英晶體片（二氧化硅的結(jié)晶體）制成的。晶體諧振的特性的表現(xiàn)在于，當外加交變電場作用時，這種石英晶體薄片就會產(chǎn)生機械振動，一旦交變電場的頻率與石英晶體的固有頻率相同，振動就變得很強烈。利用這種特性，就可以用石英諧振器取代LC

22、(線圈和電容)諧振回路、濾波器等。由于石英諧振器的優(yōu)點有很多，比如體積小、重量輕、可靠性高、頻率穩(wěn)定度高等，所以常被應用于家用電器和通信設備中。石英諧振器因具有極高的頻率穩(wěn)定性，故可作為諧振元件使用在要求頻率十分穩(wěn)定的振蕩電路中[5]。</p><p>　　圖3-1 時鐘信號發(fā)生器電路圖</p><p>　　由于晶振的頻率大小有很多，如8MHz晶振、11.0592MHz晶振、7.3728M

23、Hz晶振、32.768KHz晶振等等。因為本次設計需要產(chǎn)生4800Hz的時鐘信號，因此可以選擇使用頻率為11.0592MHz的晶振來作為時鐘信號源。由于晶振產(chǎn)生的頻率比較大，所以還需進行分頻，以得到所需時鐘信號。這次設計的時鐘振蕩電路如圖3-1所示。圖3-1中，R1和R2是反饋電阻，通常在幾歐到幾十兆歐間選取，本次設計中選取了R1=R2=1K，74LS04起震蕩作用，C1起頻率的微調(diào)作用，它的大小與晶體振蕩器的頻率沒有關系，因此，可以隨

24、便取C1的大小，本次設計采用了C1為150pF的電容。</p><p>　　3.1.2 分頻電路</p><p>　　用同一個時鐘信號通過一定的電路結(jié)構轉(zhuǎn)變成不同頻率的時鐘信號，我們把這個過程稱之為分頻。分頻電路的作用是將輸入的高頻信號轉(zhuǎn)換成較低頻率的信號。本設計利用晶振產(chǎn)生時鐘信號，然而晶振產(chǎn)生的信號的頻率是11.0592MHz，不可以直接使用，因此就需要對初始的時鐘信號進行分頻，來產(chǎn)生

25、需要的時鐘信號，分頻后使其頻率為4800Hz。為了產(chǎn)生頻率為4800Hz的信號，必須對晶振產(chǎn)生的信號進行11.0592MHz/4800Hz=2304倍分頻。而為了產(chǎn)生2304倍分頻，本次設計先用74LS161芯片進行分頻，因為一個74LS161最多能完成16倍分頻，根據(jù)并行數(shù)據(jù)輸入端，可以完成16倍分頻內(nèi)的任意整數(shù)次分頻，利用這個特性，本次設計先用74LS161芯片對信號進行9倍分頻，完成9倍分頻后，再利用CD4022B芯片進行2304

26、/9=256倍分頻。這樣就能產(chǎn)生4800Hz的基帶位時鐘信號了。</p><p>　　74LS161芯片作為常用的四位二進制可預置的同步加法計數(shù)器，具有如下功能：</p><p><b>　　1 清零狀態(tài)</b></p><p>　　/CR端為異步清零端，只要清除端/CR=O，不管時鐘端狀態(tài)如何，各觸發(fā)器均被清零，計數(shù)器輸出 Q3Q2Q1Q0

27、=0000。不清零時，應使/CR=1。</p><p><b>　　2 預置數(shù)狀態(tài)</b></p><p>　　74LS161的預置是同步的。/LD為預置數(shù)控制端，當/CR為高電平，/LD為低電平時，74LS161工作在預置數(shù)狀態(tài)，在時鐘脈沖上升沿作用下，可將數(shù)據(jù)端（D0D1D2D3）之數(shù)據(jù)d0d1d2d3送入計數(shù)器，把它作為計數(shù)器的初始狀態(tài)，這樣就可以使計數(shù)器從預置

28、數(shù)開始做加法計數(shù)，不預置數(shù)時應使/LD=1。</p><p><b>　　3 計數(shù)狀態(tài)</b></p><p>　　當74LS161工作在計數(shù)狀態(tài)時（CTP=CTT=1，/CR=1，/LD=1），在時鐘的上升沿計數(shù)值加1，當計數(shù)到Q3Q2Q1Q0=1111時，進位輸出CO=1，在下一個計數(shù)脈沖的上升沿，計數(shù)器輸出從1111返回到初始計數(shù)值，CO由1變0，作為進位輸出信

29、號。74LS161計數(shù)序列如表3-1所示：</p><p>　　表3-1 74LS161計數(shù)序列圖</p><p>　　4.保持（禁止）狀態(tài)</p><p>　　在/LD、/CR皆為1時，只要CTT=1，計數(shù)器就處于保持狀態(tài)，且進位輸出CO為0；CTT=1，若CTP=0，計數(shù)器處于保持狀態(tài)，進位輸出CO也處于保持狀態(tài)。</p><p>　　綜

30、上所述，74LS161的功能如表3-2所示： </p><p>　　表3-2 74LS161功能表</p><p>　　表中，1表示高電平，0表示低電平，↑表示低到高電平跳變，x表示任意。當/LD=/LR=CTP=CTT=1時，計數(shù)器處于計數(shù)狀態(tài)。隨著CP脈沖上升沿的到來，計數(shù)器對CP脈沖進行二進制加法計數(shù)，每來一個CP脈沖，計數(shù)器加1。當計數(shù)值達到15時，進位輸出CO為1。</p&

31、gt;<p>　　74LS161的時序如圖3-2所示：</p><p>　　圖3-2 74LS161的工作時序</p><p>　　圖3-3 9分頻電路圖</p><p>　　從3-2的時序圖中可以看出，將計數(shù)和預置功能結(jié)合起來，才能使74LS161實現(xiàn)9分頻。設計數(shù)器處于計數(shù)狀態(tài)，只要D0，D1，D2處于高電平，D3處于低電平，則計數(shù)器從7開始計數(shù)

32、，而不是從0開始計數(shù)，計數(shù)到15后溢出，CO端輸出高電平信號，經(jīng)74LS04反相后變?yōu)榈碗娖叫盘?，加載至/LD端。/LD端為低電平信號，74LS161就工作于預置模式，開始裝載D3，D2，D1，D0的高低電平，輸出0111；一個時鐘信號后，CO端恢復為低電平信號，/LD端恢復為高電平，74LS161就又從7開始計數(shù)，計數(shù)至15后再溢出，如此反復。后從Q3端輸出9分頻后的信號。圖3-3為9分頻的電路圖。</p><p&

33、gt;　　9分頻電路輸出的信號通過CD4040來產(chǎn)生需要的大小為4800Hz頻率的時鐘信號。CD4040的引腳圖如圖3-4所示：</p><p>　　圖3-4 4040的引腳圖</p><p>　　CD4040是12位二進制串行計數(shù)器，所有計數(shù)器位為主從觸發(fā)器。計數(shù)器在時鐘下降沿進行計數(shù)，CR為高電平時，對計數(shù)器進行清零。由于在時鐘輸入端使用斯密特觸發(fā)器，對脈沖上升和下降時間無限制。所有輸

34、入和輸出均經(jīng)過緩沖。</p><p>　　當CR為低電平時，4040器件在CP的上升沿進行計數(shù)，從 Q1端輸出2分頻信號，從Q2端輸出4分頻信號，從Q3端輸出8分頻信號，從Q4端輸出16分頻信號，從Q5端輸出32分頻信號，從Q6端輸出64分頻信號，從Q7端輸出128分頻信號，從Q8端輸出256分頻信號，從Q9端輸出512分頻信號，從Q10端輸出1024分頻信號，從Q11端輸出2048分頻信號，從Q12端輸出409

35、6分頻信號。因此，只要將之前的信號進行256倍分頻就可以產(chǎn)生需要的4800Hz信號。256分頻電路如圖3-5所示。</p><p>　　圖3-5 256分頻電路圖</p><p>　　圖3-3和3-5兩個分頻電路可以實現(xiàn)9*256=2304倍分頻，11.0592MHz的時鐘信號經(jīng)過2304倍分頻后就產(chǎn)生了本次設計所需的4800Hz的時鐘信號。</p><p>　　3

36、.2 m序列發(fā)生器模塊</p><p>　　3.2.1反饋移位寄存器構造</p><p>　　產(chǎn)生偽隨機序列的方法很多，其中許多是基于m序列的，m序列是由多級移位寄存器或其它延遲元件通過反饋產(chǎn)生的最長的碼序列。m序列作為最常用的一種偽隨機序列，它是最長線性反饋移位寄存器序列的簡稱。由于m序列有很強的規(guī)律性及其偽隨機特性，因此，在擴頻通信及其它領域得到廣泛的應用[6-7]。</p>

37、;<p>　　產(chǎn)生m序列的移位寄存器的網(wǎng)絡結(jié)構不是隨意的，m序列的周期p也不可以任意取值，當移位寄存器的級數(shù)為n時，必須滿足 ，其結(jié)構中的第一級與n級之間必須有反饋連接，即反饋系數(shù) 時，才能產(chǎn)生m序列。而如果要設計63位m序列發(fā)生器需要用6級的m序列發(fā)生器，這樣才能設計出 p=26-1=63的m序列。</p><p>　　移位寄存器的級數(shù)決定了m序列的最大長度，而反饋抽頭的位置和數(shù)量決定了碼的結(jié)構，

38、不同的抽頭組合可以產(chǎn)生不同長度和不同結(jié)構的碼序列，但是有些抽頭組合并不一定能產(chǎn)生最長周期的碼序列。對于何種抽頭能產(chǎn)生何種長度和結(jié)構的碼序列，人們進行了大量的研究?，F(xiàn)在已經(jīng)得到3100級m序列發(fā)生器的連接圖和產(chǎn)生的m序列的結(jié)構[8]。m序列發(fā)生器的反饋連接圖可查表3-3得到。</p><p>　　表3-3常用本原多項式</p><p>　　查表得6級移位寄存器中，可取x6+x+1為本原多項式

39、，6級移位寄存器連接原理圖如圖3-6所示。</p><p>　　圖3-6 6級移位寄存器連接原理圖</p><p>　　設初始狀態(tài)（a5,a4,a3,a2,a1,a0）=(0,0,0,0,0,1)，則在時鐘脈沖作用下，a5的狀態(tài)輸出作為a4的新狀態(tài)值，a3、a2、a1的狀態(tài)依次更新為a4、a3、a2，由a3和a0模2相加產(chǎn)生新的輸入值作為a5的更新值，即新的狀態(tài)更新為（a5,a4,a3,a

40、2,a1,a0）=(1,0,0,0,0,0)。這樣移位63次后又回到了初始狀態(tài)（a5,a4,a3,a2,a1,a0）=(0,0,0,0,0,1)。由寄存器狀態(tài)更新過程不難看出，若初始狀態(tài)為全“0”，即（a5,a4,a3,a2,a1,a0）=(0,0,0,0,0,0)時，則移位后得到的仍為全“0”狀態(tài)。這就意味著在這種反饋移位寄存器中應避免出現(xiàn)全“0”狀態(tài)。</p><p>　　3.2.2 m序列的性質(zhì)</p

41、><p>　　1 均衡特性（平衡性）</p><p>　　m序列每一周期中1的個數(shù)比0的個數(shù)多1個。由于p=2n-1為奇數(shù)，因而在每一周期中1的個數(shù)為(p+1)/2=2n-1（偶數(shù)），而0的個數(shù)為(p-1)/2=2n-1-1（奇數(shù)）。本實驗中p=63，1的個數(shù)為32，0的個數(shù)為31。當p大到一定程度，則在一個周期中1與0出現(xiàn)的次數(shù)基本相等。 </p><p>　　2 游

42、程特性(游程分布的隨機性) </p><p>　　游程即是一個序列中取值(1或0)相同連在一起的元素的合稱，在一個游程中元素的個數(shù)稱為游程長度。 </p><p>　　m序列的一個周期(p=2n-1)中，游程總數(shù)為2n-1。其中長度為1的游程個數(shù)占游程總數(shù)的1/2；長度為2的游程個數(shù)占游程總數(shù)的1/22=1/4；長度為3的游程個數(shù)占游程總數(shù)的1/23=1/8，長度為4的游程個數(shù)占游程總數(shù)

43、的1/24=1/16；一般而言，長度為k的游程個數(shù)占游程總數(shù)的 1/2k=2-k，其中。而且，在長度為k游程中，連1游程與連0游程各占一半，長為n的游程是連1游程，長為(n-1)的游程是連0游程。</p><p>　　3 移位相加特性(線性疊加性) </p><p>　　一個m序列Mp與其經(jīng)任意延遲移位產(chǎn)生的另一不同序列Mr模2相加得到的仍是Mp的某次延遲移位序列Ms，即。</p&g

44、t;<p>　　如果將m序列的所有移位碼組構成一個編碼，則該編碼一定是線性循環(huán)碼，由于線性循環(huán)碼的特性可以得到上述的性質(zhì)。</p><p><b>　　4 自相關特性 </b></p><p>　　m序列具有非常重要的自相關特性。在m序列中，常常用+1代表0，用-1代表1。此時定義：設長為p的m序列，記作。經(jīng)過j次移位后，m序列為 ，其中ai+p=ai(

45、以p為周期)，以上兩序列的對應項相乘然后相加，利用所得的總和來衡量一個m序列與它的j次移位序列之間的相關程度，并把它叫做m序列(a1,a2,a3,…,ap)的自相關函數(shù)。記作：</p><p><b>　?。?-1）</b></p><p>　　當采用二進制數(shù)字0和1代表碼元的可能取值時，有：</p><p><b>　?。?-2）&

46、lt;/b></p><p><b>　?。?-3）</b></p><p>　　由移位相加特性可知，仍是m序列中的元素，所以上式分子就等于m序列中一個周期中0的數(shù)目與1的數(shù)目之差。另外由m序列的均衡性可知，在一個周期中0比1的個數(shù)少一個，故得A-D=-1(j為非零整數(shù)時)或p(j為零時)。因此得 </p><p><b>　　

47、（3-4）</b></p><p>　　m序列的自相關函數(shù)只有兩種取值(1和-1/p)。R(j)是一個周期函數(shù)，即式中，k=1,2,…,p=(2n-1)為周期。而且R(j)是偶函數(shù)，即，其中j=整數(shù)。m序列的自相關函數(shù)如圖3-7所示：</p><p>　　圖3-7 m序列的自相關函數(shù)</p><p><b>　　5偽噪聲特性</b>

48、</p><p>　　如果我們對一個正態(tài)的白噪聲進行采樣，若取樣值為‘+’，則記為1，為‘-’記為0，則構成一個隨機序列，該隨機序列有如下性質(zhì)：</p><p>　　（1）序列中0、1個數(shù)出現(xiàn)概率相等。</p><p>　　（2）序列中長度為1的游程占1/2，長度為2的游程占1/4，…且長度為k的游程中，0游程與1游程個數(shù)相同。</p><p&g

49、t;　?。?）該序列的噪聲功率譜為常數(shù)。</p><p>　　可見，m序列的性質(zhì)與隨機噪聲相似，因此稱為偽隨機序列[9]。</p><p>　　真正的隨機序列是不可重復的，偽隨機序列可以任意地重復。</p><p>　　3.2.3 m序列發(fā)生器設計</p><p>　　我們可以采用D觸發(fā)器來實現(xiàn)m序列發(fā)生器所需的移位寄存器。74HC175是四

50、上升沿D觸發(fā)器。采用兩片74HC175就可以實現(xiàn)6級移位寄存器，74HC175引腳圖如圖3-8示。</p><p>　　圖3-8 74HC175的引腳圖 </p><p>　　當清除端/CLR為低電平時，輸出端為低電平。D1～D4為數(shù)據(jù)輸入端，為輸出端，為互補輸出端。在時鐘CLK上升沿作用下，輸出端與數(shù)據(jù)端相一致。當CLK為高電平或低電平時，輸出端對數(shù)據(jù)端沒有影響。74LS175的功能表如

51、表3-4所示：</p><p>　　表3-4 74LS175的功能表</p><p>　　表中，H表示高電平，L表示低電平，↑表示低到高電平跳變，X表示任意。</p><p>　　將U7的D1作為a5寄存器，D2作為a4寄存器，D3作為a3寄存器，D4作為a2寄存器，U8的D1作為a1寄存器，U8的D0作為a0寄存器。a5寄存器的輸出Q1連接至a4寄存器的輸入D2，

52、同理將Q2連接至D3，將Q3連接至D4，將Q4連接至U8的D1，將U8的Q1（記為Q5）連接至U8的D2，U8的Q2（記為Q6）作為m序列的輸出端；a5寄存器和a0寄存器的輸出模2相加后接至a5寄存器的輸入，即U8的Q2與U7的Q1模二相加后接至U7的D1引腳。為使電路具有自啟動特性，即消除全“0”狀態(tài)，反饋方程中加全0校正項，因此。具有自啟動功能的63位m序列發(fā)生器電路如圖3-9所示。</p><p>　　該設

53、計消除了移位寄存器全是“0”的這種情況。74HC30是一個八輸入端與非門電路。當寄存器狀態(tài)為全0時，74HC175的互補輸出端為邏輯1，74HC30的2，4，5，6，11，12端口全是邏輯1，其8腳輸出為邏輯0；經(jīng)74LS04非門輸出后為邏輯1。當全0狀態(tài)時，U4A的輸出為邏輯0，U4B的輸入為邏輯0和邏輯1，所以4070異或門輸出為邏輯1，反饋至a4寄存器的輸入端，消除了全0狀態(tài)。而當寄存器狀態(tài)為非全0狀態(tài)時，，所以，符合m序列產(chǎn)生原

54、理，全0消除電路不影響m序列的生成。</p><p>　　圖3-9 m序列發(fā)生器</p><p>　　3.3 曼切斯特編碼模塊</p><p>　　在電信領域，曼切斯特碼作為一種數(shù)據(jù)通訊線性碼，常被用于局域網(wǎng)傳輸，它的每一個數(shù)據(jù)比特都是由至少一次電壓轉(zhuǎn)換的形式所表示的。曼切斯特編碼因此被認為是一種自定時碼。自定時意味著數(shù)據(jù)流的精確同步是可行的。每一個比特都準確的在一

55、預先定義時間時期的時間中被傳送。在曼切斯特編碼中，每一位的中間有一跳變，位中間的跳變既作時鐘信號，又作數(shù)據(jù)信號，就是說主要是用在數(shù)據(jù)同步傳輸?shù)囊环N編碼方式[10]。</p><p>　　曼切斯特碼的編碼規(guī)則是：在信號位中電平從低到高跳變表示1，在信號位中電平從高到低跳變表示0，或者反之，即在信號位中電平從低到高跳變表示0，在信號位中電平從高到低跳變表示1。</p><p>　　曼切斯特碼的

56、每個比特位在時鐘周期內(nèi)只占一半，當傳輸“1”時，在時鐘周期的前一半為高電平，后一半為低電平；而傳輸“0”時正相反。它的優(yōu)點在于可以保證在每個碼元的正中間出現(xiàn)一次電平的轉(zhuǎn)換，這種跳變就是位同步信號，這除了可以防止基帶信號出現(xiàn)連1或連0的現(xiàn)象，也非常有利于對接收端提取位同步信號[11]。</p><p>　　曼切斯特碼的特征是在傳輸?shù)拿恳晃恍畔⒅卸紟в形煌綍r鐘，因此一次傳輸可以允許有很長的數(shù)據(jù)位。</p>

57、;<p>　　如果用電平從低到高跳變表示數(shù)字信息1，從高到低跳變表示數(shù)字信息0，當所傳輸?shù)臄?shù)字信號為1 0 1 1 0 0 0 1 1時，曼切斯特碼如表3-5所示：</p><p><b>　　表3-5曼切斯特碼</b></p><p>　　相應波形如圖3-10所示：</p><p>　　圖3-10 曼切斯特碼波形圖</p&

58、gt;<p>　　在表3-5中，如果時鐘的正半周記為邏輯1，負半周記為邏輯0，數(shù)字信息1記為邏輯1，數(shù)字信息0記為邏輯0，則曼切斯特編碼原理可以用表3-6的邏輯值表示：</p><p>　　表3-6 曼切斯特編碼原理</p><p>　　在實際的電路設計中，可以用異或門來實現(xiàn)編碼的設計。HCF4070B是集成4個異或門的芯片，可以實現(xiàn)邏輯異或運算。因此，上述編碼電路過程中，可

59、以使用HCF4070B芯片來實現(xiàn)時鐘信號和偽隨機信號的異或門。HCF4070B實現(xiàn)的曼切斯特編碼電路如圖3-11所示：</p><p>　　圖3-11 曼切斯特編碼電路圖</p><p><b>　　3.4 濾波模塊</b></p><p>　　曼切斯特編碼過程中由于時鐘信號有上升時間和下降時間導致編碼完的信號有毛刺，所以要設計一個濾波器來消除

60、這些毛刺。</p><p>　　對特定頻率的頻點或該頻點以外的頻率進行有效濾除的電路，就是濾波器（filter）[12]。濾波本質(zhì)上是從被噪聲畸變和污染了的信號中提取原始信號所攜帶的信息的過程，其功能就是得到一個特定頻率或消除一個特定頻率。</p><p>　　濾波器特性可以用其頻率響應來描述，按允許通過信號的頻段不同，可以分為低通濾波器、高通濾波器、帶通濾波器和帶阻濾波器。四種濾波器各有

61、特點。低通濾波器容許低于截止頻率的低頻信號通過。高通濾波器則與低通濾波器相反，高通濾波器容許高于截止頻率的高頻信號通過。當然，“低”和“高”頻率的含義是相對于濾波器設計者所選擇的截止頻率而言的。而帶通濾波器則是高通濾波器和低通濾波器的組合，是指能通過某一頻率范圍內(nèi)的頻率分量，同時將其他范圍的頻率分量衰減到極低水平的濾波器，與帶阻濾波器的概念相對。在信號處理中，帶阻濾波器是指能通過大多數(shù)頻率分量，同時將某些范圍的頻率分量衰減到極低水平的濾

62、波器。其中點阻濾波器（notch filter）是一種特殊的帶阻濾波器，它的阻帶范圍極小，有著很高的Q因子[13]。</p><p>　　本次設計是濾除曼切斯特編碼器輸出的毛刺信號，曼切斯特編碼器輸出的是低頻信號，所以需要設計一個低通濾波器來濾除毛刺信號。曼切斯特編碼輸出的9600b/s的矩形信號，信號主瓣寬度9600Hz，因此濾波器的帶寬為9600Hz。</p><p>　　一階濾波器在

63、頻率增加一倍（增加octave）時將信號強度減弱一半（大約-6dB）。一階濾波器幅度波特圖在截止頻率之下是一條水平線，在截止頻率之上則是一條斜線。在兩者邊界處還有一個"knee curve"在兩條直線區(qū)域之間平緩轉(zhuǎn)換。二階濾波器頻率增加一倍時就將信號強度衰減到最初的四分之一（每倍頻-12dB）。三階和更高階的濾波器也是類似。總之，最后n階濾波器的滾降速率是每倍頻6ndB[14]。</p><p&g

64、t;　　利用電容和電感元件的電抗隨頻率的變化而變化的性質(zhì)，可以由無源元件(R、L 和C)組成濾波器。無源濾波器的優(yōu)點是：電路比較簡單，不需要直流電源供電，可靠性高；缺點是：通帶內(nèi)的信號有能量損耗，負載效應比較明顯，使用電感元件時容易引起電磁感應，當電感L較大時濾波器的體積和重量都比較大，在低頻域不適用[14]。 無源元件(一般用R和C和有源器件(如集成運算放大器）組成有源濾波器。有源濾波器的優(yōu)點是：通帶內(nèi)的信號不僅沒有能量損耗

65、，而且還可以放大，負載效應不明顯，多級相聯(lián)時相互影響很小，并且濾波器的體積小、重量輕、不需要磁屏蔽(由于不使用電感元件）；缺點是：通帶范圍受有源器件(如集成運算放大器）的帶寬限制，需要直流電源供電，可靠性不如無源濾波器高，在高壓、高頻、大功率的場合不適用[14]。</p><p>　　二階有源濾波器是一種信號檢測及傳遞系統(tǒng)中常用的基本電路, 也是高階慮波器的基本組成單元。常用二階有源低通濾波器的電路型式有壓控電壓

66、源型、無限增益多路反饋型和雙二次型。</p><p>　　本次設計采用壓控電壓源型。它由兩節(jié)RC濾波電路和同相比例放大電路組成，其中運放為同相輸入，輸入阻抗很高，輸出阻抗很低，濾波器相當于一個電壓源，故稱電壓控制電壓源電路。其優(yōu)點是電路性能穩(wěn)定、增益容易調(diào)節(jié)。</p><p>　　在集成運放輸出到集成運放同相輸入之間引入一個負反饋，在不同的頻段，反饋的極性不相同，當信號頻率f＞＞f0時（f

67、0為截止頻率），電路的每級RC電路的相移趨于-90º，兩級RC電路的移相到-180º，電路的輸出電壓與輸入電壓的相位相反，故此時通過電容C引到集成運放同相端的反饋是負反饋，反饋信號將起著削弱輸入信號的作用，使電壓放大倍數(shù)減小，所以該反饋將使二階有源低通濾波器的幅頻特性高頻端迅速衰減，只允許低頻端信號通過。其特點是輸入阻抗高，輸出阻抗低。</p><p>　　其電路圖如圖3-12所示：</

68、p><p>　　圖3-12 低通濾波器電路圖</p><p>　　二階RC低通濾波器的傳輸函數(shù)為：</p><p><b>　　（3-5）</b></p><p>　　其中，AV為電壓增益，為低通濾波器的截止角頻率，Q為品質(zhì)因數(shù)。圖3-12中所示電路的傳輸函數(shù)的表達式為：</p><p><b&

69、gt;　?。?-6）</b></p><p>　　與表中低通濾波器傳輸函數(shù)的通用表達式相比較，可得濾波器性能參數(shù)的表達式為:，和。</p><p>　　因為輸入曼切斯特碼的時鐘脈沖信號為9600Hz，所以選擇截止頻率。一般K值的取值范圍是，且。取定C=0.002uf，算得K=10。由表3-7查得，與AV=2對應的電容值C=C1=0.002uf，當K=1時，R1=1.126K、R

70、2=2.250K、R3=6.752K、R4=6.752K。將上列阻值乘以K=10并取標稱值，得：R1=11.26K、R2=22.50K、R3=R4=67.52K。</p><p>　　表3-7 二階低通濾波器設計表</p><p><b>　　4制作和調(diào)試</b></p><p>　　硬件制作主要分時鐘電路、線性反饋移位寄存器電路、曼切斯特編碼

71、電路和濾波器電路四個部分進行，首先制作時鐘電路，需要準備一個11.0592M的晶振，兩個1K電阻，一個150pF電容，一片74ls04、一片74ls161，一片4022。然后根據(jù)電路原理圖制作時鐘電路，如圖4-1所示。</p><p>　　圖4-1 時鐘電路模塊</p><p>　　由于本次實驗的進行256倍分頻的4040芯片的驅(qū)動能力不夠，因此首先進行256倍分頻，然后用74LS161芯

72、片進行9倍分頻。但是在實踐調(diào)試中，還是不能驅(qū)動時鐘信號，使之導入曼切斯特編碼模塊?？紤]到4040是12位二進制串行計數(shù)器，因此調(diào)整分頻倍數(shù)，使之進行128倍分頻，再引接入一塊74LS161芯片進行2倍分頻。這樣就能輸出4800Hz的時鐘脈沖信號，同時使m序列發(fā)生器的兩個SN74HC175正常工作了。</p><p>　　m序列產(chǎn)生模塊制作需要兩個SN74HC175芯片，一個SN74HC30芯片和一個4070芯片。

73、然后根據(jù)原理圖制作m序列產(chǎn)生電路，如圖4-2所示。</p><p>　　圖4-2 m序列發(fā)生模塊</p><p>　　曼切斯特編碼模塊電路如圖4-3所示，濾波器模塊電路如圖4-4所示。</p><p>　　圖4-3 曼切斯特編碼模塊電路 圖4-4 濾波器模塊電路 </p><p>　　硬件

74、制作完成以后需要對各個模塊進行調(diào)試和測試。本文使用示波器分別對時鐘電路模塊、m序列發(fā)生模塊、曼切斯特編碼模塊以及濾波器模塊進行測試。</p><p>　　先用穩(wěn)壓電源輸出5V電源，連接到電路板上，首先測量時鐘發(fā)生模塊，示波器的信號通道CH1接時鐘電路模塊的輸出端，調(diào)節(jié)示波器，測得頻率為4.8kHz的位時鐘信號如圖4-5所示。</p><p>　　圖4-5 時鐘脈沖信號</p>

75、<p>　　其次測試m序列發(fā)生模塊，將頻率大小為4.8kHz的位時鐘信號作為輸入信號，示波器的CH1、CH2通道分別連接位時鐘信號和m序列發(fā)生器的輸出端。測得m序列信號如圖4-6所示。由圖可以看出m序列是一個63位的循環(huán)序列，為01010110011011101101001001110001011110010100011000010000011111。</p><p>　　圖4-6 位時鐘信號和m序列

76、</p><p>　　接著調(diào)試曼切斯特碼，將位時鐘信號和63位m序列信號作為輸入，示波器CH1端接位時鐘信號，示波器CH2端接m序列信號的輸出，測得曼切斯特編碼信號如圖4-7所示。</p><p>　　圖4-7 曼切斯特編碼輸出信號</p><p><b>　　5結(jié)論</b></p><p>　　曼徹斯特碼的每個碼元用兩

77、個連續(xù)極性相反的脈沖來表示，因而曼切斯特碼無直流分量，且具有良好的自同步能力和的抗干擾性能，編碼過程相對簡單，因而在近距離傳輸中得到廣泛應用。</p><p>　　按照任務書的要求，首先利用11.0592MHz晶振產(chǎn)生時鐘脈沖信號，然后利用74LS161實現(xiàn)9分頻，利用CD4040實現(xiàn)256分頻，經(jīng)過2級分頻電路分頻后得到4800Hz的位時鐘信號。在m序列方面，m序列是偽隨機序列中的一種，m序列是由移位寄存器通過

78、反饋產(chǎn)生的碼序列，而移位寄存器的級數(shù)，又決定了m序列的周期長度。因此可以利用兩片74LS175設計具有自啟功能的6級移位寄存器產(chǎn)生63位的m序列，作為曼切斯特編碼器的輸入信號。分析曼切斯特編碼原理，得到位時鐘信號與編碼輸入信號異或的曼切斯特編碼實現(xiàn)方法，選擇HCF4070實現(xiàn)曼切斯特硬件編碼。最后設計濾波器對編碼器輸出的信號進行濾波，得到滿足要求的信號。測試結(jié)果表明，用位時鐘信號與編碼輸入信號異或的方法可以實現(xiàn)曼切斯特編碼。</p

79、><p>　　在濾波方面，二階有源低通濾波器電路簡單，電路性能穩(wěn)定、增益容易調(diào)節(jié)，并且選用標準的阻容元件易得。</p><p>　　在整個電路的設計過程中，由于對m序列的產(chǎn)生和曼切斯特編碼的原理不很清楚，因此走了不少彎路，最后在老師和同學的幫助下，終于完成了本次設計。測試結(jié)果表明，整個硬件電路可以產(chǎn)生曼切斯特碼。</p><p><b>　　致 謝</

80、b></p><p>　　時間過的飛快，我在浙江萬里學院四年的大學生活馬上就要結(jié)束了。在此我十分感謝母校為我提供的良好學習環(huán)境，使我能夠在此專心學習，學校的老師盡心盡責，不僅在學習上幫助我，更在思想上和生活上給我無微不至的關懷，使我受益良多。</p><p><b>　　參考文獻</b></p><p>　　[1]沈保鎖,侯春萍.現(xiàn)代通信

81、原理[M].北京:國防工業(yè)出版社,2010,7.</p><p>　　[2]曹麗娜,樊昌信.通信原理[M].第6版.北京:國防工業(yè)出版社,2006,1.</p><p>　　[3]付林,任志平,劉承杰.基于FPGA技術的曼徹斯特編碼器設計[J].現(xiàn)代電子技術,2007,6,17:55~59.</p><p>　　[4]史敬灼,徐美玉,徐殿國.基于CPLD的Manch

82、ester編碼器與解碼器[J].電氣應用,2006,5,25(5):62~68.</p><p>　　[5]Xiahe huang,Wei Wei,Feng Tan.High-frequency overtonr TCXO based on mixing of dual crystal osillators[J].IEEE Transactions on Ultrasonics,Ferroelectrics,an

83、d Frequency Control,2007,6,54(6):77~82.</p><p>　　[6]隋曉紅,鐘曉玲.通信原理[M].北京:北京大學出版社,2007,8.</p><p>　　[7]曾興雯,吳蕾等.M序列自相關函數(shù)最大旁瓣的概率分布[J].西安電子科技大學學報,2002,1,29(1):71~73.</p><p>　　[8]甘良才.偽隨機信號處

84、理[M].北京:電子工業(yè)出版社,2007,3.</p><p>　　[9]郭海燕,畢紅軍.MATLAB在偽隨機碼的生成及仿真中的應用[J].北方交通大學電子信息工程學院學報,2004 ,3,21(3):149～152.</p><p>　　[10]李會銀.GAL39V18在曼徹斯特編碼數(shù)據(jù)傳輸系統(tǒng)中的應用[J].測井技術,1999,4,23(4): 295.</p><

85、p>　　[11]高嵩,何寧等.曼徹斯特碼多路數(shù)據(jù)傳輸系統(tǒng)[J].西安工業(yè)學院學報,2003,12,23（4）:294~297.</p><p>　　[12]康華光.電子技術基礎[M].第4版.北京:高等教育出版社,1998,5.</p><p>　　[13]Potelon,B.Design of Bandpass Filter Based on Hybrid Planar Waveg

86、uide Resonator[J],IEEE Transactions on Microwave Theory and Techniques, 2010, 58(3):57~60.</p><p>　　[14]傅華明.有源濾波電路設計總結(jié)[J].電子技術,2010,6,27（6）:35~37.</p><p><b>　　附錄1 系統(tǒng)實物圖</b></p>

87、<p><b>　　附錄2 實驗原理圖</b></p><p>　　附錄3 畢業(yè)設計作品說明書</p><p><b>　　一、作品名稱</b></p><p>　　基于HCF4070B的曼切斯特編碼器設計</p><p><b>　　二、作品功能</b><

88、/p><p><b>　　1、產(chǎn)生曼切斯特碼</b></p><p><b>　　三、運行環(huán)境</b></p><p>　　硬件環(huán)境：自制電路板</p><p><b>　　四、操作步驟</b></p><p><b>　　1、正確連接電路<

89、/b></p><p><b>　　2、接通電源</b></p><p>　　3、調(diào)節(jié)電位器，調(diào)節(jié)輸出信號幅度</p><p><b>　　五、注意事項</b></p><p>　　1、正確使用測量儀器的接地端。凡是低端接機殼的電子儀器進行測量，一起的接地就應和電路的接地端連在一起，否則引入的