基于IDDT信息的RFIC管級(jí)故障建模與測(cè)試矢量研究.pdf

1、射頻集成電路(RFIC，radio frequency integrated circuits)在近十年內(nèi)得到廣泛重視,并在無線通信領(lǐng)域取得快速發(fā)展，成為研究的重點(diǎn)和熱點(diǎn)。對(duì)RFIC的測(cè)試?yán)碚摵蜏y(cè)試方法,以及測(cè)試中CMOS射頻集成電路關(guān)鍵的FET管級(jí)故障影響因素進(jìn)行研究,具有重要的實(shí)踐意義。
　　本文通過對(duì)影響整個(gè)CMOS射頻集成電路性能的關(guān)鍵器件的場(chǎng)效應(yīng)管（FET）建立故障模型。提取 FET管的內(nèi)部參數(shù)，建立正確的高頻 FET小

2、信號(hào)模型。用PSpice在放大電路中測(cè)試結(jié)果表明該模型符合實(shí)驗(yàn)要求。在PSpice下模擬FET管級(jí)參數(shù)故障、短路故障、開路故障,分別在輸入端輸入不同的波形激勵(lì)，如方波、正弦波、三角波等進(jìn)行測(cè)試。在電路的饋電端所產(chǎn)生的總的電路的動(dòng)態(tài)電流便是待測(cè)電路中各故障點(diǎn)電流的和。分析在各種波形激勵(lì)下，通過饋電端所采集到的數(shù)據(jù)，用時(shí)域峰峰值和動(dòng)態(tài)電流平均值差別法來判定哪種波形能使故障最明顯,從而達(dá)到對(duì)FET管級(jí)各種故障的分析和測(cè)試。
　　結(jié)果表明