已閱讀1頁，還剩77頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、近年來，消費電子產(chǎn)品已經(jīng)取得快速發(fā)展，隨著時鐘頻率的提高，發(fā)現(xiàn)和解決信號完整性問題已越來越關(guān)鍵。同時考慮信號完整性和可制造性以及制造成本的電學(xué)指導(dǎo)原則對產(chǎn)品封裝設(shè)計具有重大意義。本論文首先總結(jié)出通過設(shè)計改善堆疊芯片級封裝信號完整性的方法，包括縮短線長，增加線寬和間距，電源、地網(wǎng)絡(luò)連通，數(shù)據(jù)信號線長匹配，分支線長匹配，時鐘信號屏蔽，環(huán)路面積最小化等。通過理論分析，在一定假設(shè)和參數(shù)選擇的基礎(chǔ)上，作者自行設(shè)計測試電路，畫出基板布線圖，建立三維
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 高速電路設(shè)計中信號完整性問題的快速定位
- 高速電路設(shè)計中信號完整性問題的快速定位
- 芯片級封裝和倒裝焊芯片封裝的比較
- 高速PCB的信號和電源完整性問題研究.pdf
- 深亞微米VLSI設(shè)計中的信號完整性問題研究.pdf
- 芯片級封裝底部填充膠水的評估.pdf
- 基于Cadence的高速PCB信號完整性問題研究、仿真與應(yīng)用.pdf
- 多芯片組件信號完整性研究.pdf
- 全定制版圖設(shè)計中信號完整性的分析.pdf
- “CoStar”DSP的物理設(shè)計及信號完整性問題解決方案.pdf
- 多芯片組件的信號完整性研究和互連設(shè)計.pdf
- 系統(tǒng)級封裝BGA焊點及埋入式電容信號完整性研究.pdf
- 高速電路中傳輸線的信號完整性問題分析與仿真.pdf
- 高速芯片電源-地線網(wǎng)的信號完整性分析.pdf
- 高速數(shù)字電路設(shè)計中信號完整性分析與研究.pdf
- 高速PCB設(shè)計中信號及電源完整性分析與應(yīng)用.pdf
- Garfield5芯片中的信號完整性分析.pdf
- 板級信號完整性、電源完整性和電磁干擾研究.pdf
- 主板芯片級維修
- TD-LTE基帶芯片驗證系統(tǒng)信號完整性研究.pdf
評論
0/150
提交評論