已閱讀1頁，還剩53頁未讀， 繼續(xù)免費閱讀
版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領
文檔簡介
1、本文先以工程師的視角介紹了PC時鐘發(fā)生器的基本原理和及其在主板上的應用，對主板的構成、PC時鐘發(fā)生器中的鎖相環(huán)、任意N分頻器、高速分頻器分別進行了分析。PC時鐘發(fā)生器采用了頻譜擴展技術來減小主板上的電磁干擾(EMI)。文中接著介紹了經(jīng)典的Lexmark調制波，再在其基礎上提出六段線擬合法，即可對不同狀態(tài)的參數(shù)分別編程來擬合不同的調制波形，比如Lexmaflc波形，方波，齒形波、三角波。項目中引入了Delta-Sigma技術來平滑調制信號
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 精確相位頻率合成技術及其在擴譜時鐘發(fā)生器中的應用.pdf
- 單片集成時鐘發(fā)生器的設計.pdf
- 高速ADC時鐘發(fā)生器的設計與實現(xiàn).pdf
- CMOS PLL時鐘發(fā)生器的研究和設計.pdf
- 高速低噪聲鎖相時鐘發(fā)生器的設計.pdf
- 高精度多相時鐘發(fā)生器研究與設計.pdf
- 高速展頻時鐘發(fā)生器的研究與設計.pdf
- 基于延遲鎖相環(huán)的時鐘發(fā)生器設計.pdf
- 應用于時鐘發(fā)生器的延遲鎖相環(huán)的設計.pdf
- CMOS鎖相環(huán)時鐘發(fā)生器的設計與研究.pdf
- 新產品介紹高性能4-pll時鐘發(fā)生器
- 一種用于DisplayPort標準的擴頻時鐘發(fā)生器設計.pdf
- 應用于時鐘發(fā)生器的通用鎖相環(huán)硬IP核設計.pdf
- usb2.0物理層中時鐘發(fā)生器和時鐘恢復電路的設計
- 基于數(shù)字鎖相環(huán)的低功耗時鐘發(fā)生器設計.pdf
- 電荷泵鎖相環(huán)時鐘發(fā)生器的研究與設計.pdf
- 電荷泵鎖相環(huán)時鐘發(fā)生器的噪聲分析與設計.pdf
- 用于CMOS圖像傳感器內時鐘發(fā)生器的鎖相環(huán)設計.pdf
- PC-CLOCK中頻譜擴展技術的應用.pdf
- FPGA內嵌200MHz低噪聲鎖相環(huán)時鐘發(fā)生器.pdf
評論
0/150
提交評論