應(yīng)用于時間交織模數(shù)轉(zhuǎn)換器的延遲鎖定環(huán)時鐘發(fā)生器研究與設(shè)計.pdf

1、近幾十年來，數(shù)字技術(shù)得到了飛速發(fā)展，數(shù)字電路的功能越來越豐富，同時速度也越來越快。在這樣一個數(shù)字化信息時代，模數(shù)轉(zhuǎn)換器作為模擬信號與數(shù)字信號間的橋梁，也面臨著高速高精度的挑戰(zhàn)。為了在高速應(yīng)用場合中提高時間交織模數(shù)轉(zhuǎn)換器的整體轉(zhuǎn)換精度，提高采樣時鐘精度是一種有效的手段。作為時鐘發(fā)生器的主流結(jié)構(gòu)，延遲鎖定環(huán)時鐘發(fā)生器在時鐘電路中有著廣泛的應(yīng)用。本文對延遲鎖定環(huán)時鐘發(fā)生器的基本原理和實現(xiàn)方案展開了深入的研究。
　　文章首先闡述了時鐘發(fā)生

2、器在時間交織模數(shù)轉(zhuǎn)換器中所處的位置，根據(jù)模數(shù)轉(zhuǎn)換器的應(yīng)用要求推導(dǎo)了時鐘發(fā)生器的性能指標(biāo)，然后詳細分析了延遲鎖定環(huán)時鐘發(fā)生器的噪聲特性以及靜態(tài)相位誤差特性。在后續(xù)的章節(jié)中，對延遲鎖定環(huán)路中包含的模塊電路進行對比，分析和總結(jié)了現(xiàn)有的實現(xiàn)和改進方案。
　　從延遲鎖定環(huán)中的靜態(tài)相位誤差問題出發(fā)，文章提出了一種新的針對性優(yōu)化方案，并在TSMC65nm混合信號CMOS工藝下，以這一方案為基礎(chǔ)設(shè)計和實現(xiàn)了一個可用于12通道6-bit600-MS

3、/s時間交織ADC中的延遲鎖定環(huán)時鐘發(fā)生器。文章詳細介紹了延遲鎖定環(huán)中各模塊電路的設(shè)計，著重說明了鑒頻鑒相器、壓控延時鏈、電荷泵這幾個模塊的設(shè)計。
　　文章最后給出了時鐘發(fā)生器電路的測試結(jié)果，并與國際上已發(fā)表的結(jié)果進行了比較。當(dāng)輸入時鐘為50MHz時，時鐘發(fā)生器消耗功耗1.71mW，輸出時鐘均方根抖動為27.5ps，相對輸出時鐘均方根抖動為2.97°，輸出時鐘在1kHz頻偏處的相位噪聲為-91dBc/Hz，1MHz頻偏處的相位噪聲