高速數(shù)字電路的設(shè)計(jì)與仿真.pdf

1、當(dāng)今電子技術(shù)飛速發(fā)展，大規(guī)模集成電路越來(lái)越多的應(yīng)用到電子系統(tǒng)中。由于系統(tǒng)時(shí)鐘頻率的迅速提高、信號(hào)跳變沿的不斷縮短和電路集成密度的不斷增加，信號(hào)完整性和電磁兼容性問(wèn)題對(duì)系統(tǒng)性能的影響越來(lái)越突出，會(huì)導(dǎo)致信號(hào)失真、定時(shí)錯(cuò)誤和不正確的數(shù)據(jù)傳輸?shù)葐?wèn)題。 利用仿真分析的方法，可以在PCB制作之前盡可能地發(fā)現(xiàn)并解決隱藏的信號(hào)完整性和電磁兼容性問(wèn)題，最大限度地減小產(chǎn)品設(shè)計(jì)失敗的概率，提高電路系統(tǒng)工作的可靠性，從而縮短開(kāi)發(fā)周期，降低開(kāi)發(fā)成本。本文

2、基于高速電路理論和電磁場(chǎng)理論，對(duì)高速數(shù)字電路的信號(hào)完整性和電磁兼容性做了比較詳細(xì)的分析與研究，主要工作如下： 首先，在信號(hào)完整性方面，從理論上分析了產(chǎn)生反射和串?dāng)_的原因，利用MentorGraphics公司的Hyperlynx仿真軟件對(duì)端接技術(shù)和影響串?dāng)_的因素進(jìn)行了仿真，提出了減小反射和串?dāng)_的設(shè)計(jì)方法，得出了一些對(duì)實(shí)際的元器件布局和電路板布線有指導(dǎo)意義的結(jié)論。 其次，在電磁兼容性方面，分別用電偶極子模型和磁偶極子模型對(duì)共