高性能流水線型模數(shù)轉(zhuǎn)換器集成電路的設(shè)計.pdf

1、本論文基于0.6微米互補(bǔ)型金屬氧化物半導(dǎo)體(CMOS)工藝，設(shè)計并實現(xiàn)一種10-bit高性能、低功耗的流水線模擬-數(shù)字轉(zhuǎn)換器(ADC)。在信號輸入端采用了采樣保持放大器(SHA)以提高信號-噪聲失調(diào)比(SNDR)及ADC線性度。使用了采樣電容優(yōu)化技術(shù)以降低功耗。采用數(shù)字糾錯技術(shù)使比較器失調(diào)范圍的要求放寬到0.25伏，進(jìn)而采用了低功耗動態(tài)比較器。仿真及測試結(jié)果顯示，該設(shè)計在20MHz采樣率、3MHz輸入信號下達(dá)到了58dB的SNDR，相當(dāng)

2、于9.38個有效位數(shù)(ENOB)。同時，由于采用了低功耗運算跨導(dǎo)放大器(OTA)和動態(tài)比較器，在5V供電電壓下該ADC功耗僅為49mW，實現(xiàn)了可用于無線通信和視頻處理應(yīng)用的高性能單芯片ADC設(shè)計要求。 分析了流水線ADC的系統(tǒng)原理，討論了系統(tǒng)的非理想特性、誤差來源和主要設(shè)計約束，接著，討論了主要電路結(jié)構(gòu)——開關(guān)電容、運算放大器、動態(tài)比較器等的設(shè)計考慮及優(yōu)化技術(shù)，然后，對后端設(shè)計中關(guān)于提高可實現(xiàn)性和可靠性的考慮進(jìn)行了分析，并總結(jié)了