低功耗流水線模數(shù)轉(zhuǎn)換器的設(shè)計(jì).pdf

1、隨著數(shù)字集成電路的速度和集成密度的高速發(fā)展，對(duì)連接模擬世界和數(shù)字世界的接口電路模數(shù)轉(zhuǎn)換器(Analog-to-Digital Converter，ADC)的性能要求也逐漸提高。近年來(lái)，模數(shù)轉(zhuǎn)換器不斷地向低功耗高速高精度方向邁進(jìn)以適應(yīng)市場(chǎng)上的需求，如何設(shè)計(jì)出高性能的模數(shù)轉(zhuǎn)換器已經(jīng)成為了當(dāng)前數(shù)?；旌闲盘?hào)設(shè)計(jì)領(lǐng)域的研究熱點(diǎn)。
　　流水線結(jié)構(gòu)ADC由于其分級(jí)轉(zhuǎn)換、流水線操作的特點(diǎn)，在實(shí)現(xiàn)較高精度的同時(shí)，仍可以保證較高的速度和較低的功耗，可

2、以在速度、精度、功耗和芯片面積之間達(dá)到很好的折中。本文在分析流水線結(jié)構(gòu)ADC工作原理及其誤差來(lái)源的基礎(chǔ)上，設(shè)計(jì)了一款10位精度、50MHz采樣速率、電源電壓為1.8V的流水線結(jié)構(gòu)ADC。該設(shè)計(jì)采用前8級(jí)為1.5bit/級(jí)子ADC，最后一級(jí)為2bit Flash結(jié)構(gòu)ADC，并采用數(shù)字校正技術(shù)對(duì)每級(jí)電路的誤差進(jìn)行校正最終達(dá)到10位精度，該模數(shù)轉(zhuǎn)換器的子模塊電路包含采樣保持電路、比較器電路、MDAC模塊、子DAC模塊、數(shù)字校正模塊和兩相交疊時(shí)

3、鐘電路。采樣保持電路和級(jí)間增益電路使用增益自舉型折疊式共源共柵結(jié)構(gòu)運(yùn)算放大器，以提高模擬信號(hào)處理的速度和精度，比較器電路采用前置放大器和動(dòng)態(tài)鎖存器級(jí)聯(lián)的結(jié)構(gòu)，以提高比較器的速度和精度，并有利于減少失調(diào)和回踢噪聲。
　　該ADC采用TSMC0.18μm1.8V電源電壓?jiǎn)螌佣嗑Я鶎咏饘貱MOS工藝進(jìn)行設(shè)計(jì)，版圖面積為：3000μm×800μm，后仿真表明，在50MHz采樣頻率下，當(dāng)輸入正弦信號(hào)頻率為2.734375MHz時(shí)，測(cè)得的SN