低功耗流水線模數轉換器的研究與設計.pdf

1、隨著無線通信系統(tǒng)和便攜式消費電子產品的快速增長，從而對低功耗和小尺寸模數轉換器(Analog-to-Digital Converter,ADC)的需求不斷增加。在眾多的中等精度模數轉換器結構中，流水線模數轉換器由于其分級轉換、流水線工作的特點，可以在速度、功耗和芯片面積之間達到較好的折中。
　　 本論文所設計的10位100-MHz采樣頻率流水線模數轉換器由8級1.5位/級的流水線和最后一級2位FlashADC構成。每級1.5位的

2、結構和數字誤差校正邏輯的使用，降低了每一級子模數轉換器的精度要求，從而子模數轉換器可以采用沒有直流功耗的動態(tài)比較器來實現(xiàn)。在采樣電容和運放逐級縮減的基礎上，本論文還采用了如下電路技術來進一步降低功耗和面積：
　　 (1)采用沒有傳統(tǒng)前端采樣保持放大器的第一級流水線結構。同時，這也避免了前端采樣保持放大器貢獻的噪聲和非線性失真。
　　 (2)使用雙輸入差分對的開關運放來實現(xiàn)流水線模數轉換器相鄰兩級運放共享的結構。這去除了傳

3、統(tǒng)運放共享結構由于共享一對差分對而需要增加的串聯(lián)開關和沒有重置運放輸入端而帶來的“記憶效應”的影響。本論文采用0.18-μmCMOS(僅采用BiCMOS工藝中的CMOS器件)工藝完成了一個低電壓低功耗10位100-MHz采樣頻率的流水線模數轉換器的設計。瞬態(tài)噪聲(Transient Noise)仿真的結果表明，在100-MHz采樣頻率下，當輸入正弦信號頻率接近奈奎斯特率(fin=48.85-MHz)時，達到了73.23 dB的SFDR和