閃存器件尺寸縮小與工藝整合改進(jìn)研究.pdf

1、半導(dǎo)體閃存器件和MOS場效應(yīng)管一樣都是當(dāng)今電子系統(tǒng)不可缺少的組成部分?；谑袌龈偁?，不斷提高產(chǎn)品的性能/價格比是微電子技術(shù)發(fā)展的動力。縮小器件特征尺寸從而提高集成度是提高產(chǎn)品性能/價格比最有效手段之一。然而，半導(dǎo)體閃存特征尺寸的縮小卻遠(yuǎn)遠(yuǎn)落后于CMOS邏輯器件特征尺寸的縮小。例如，閃寸器件的等效柵氧化層厚度仍然大于10納米。此外，閃存器件的操作電壓仍然高于lOV，這也遠(yuǎn)遠(yuǎn)高于CMOS邏輯器件的操作電壓1V或更低。 本論文的工作背

2、景為正值公司開發(fā)0.18微米閃存器件期間，在開發(fā)過程中，可靠性和量率上都面臨突破一些閃存特征尺寸的縮小所帶來的問題。本論文分析并解決了其中一部分問題，而這些問題的解決幾乎都與耦合隧穿氧化薄膜工藝的優(yōu)化有關(guān)。 本論文的主要研究方法為用理論來指導(dǎo)實踐，從原理公式推導(dǎo)了半導(dǎo)體閃存特征尺寸縮小的指導(dǎo)方向為：耦合隧穿氧化薄膜厚度的降低。而耦合隧穿氧化薄膜厚度的降低也正成為阻礙半導(dǎo)體閃存特征尺寸縮小的瓶頸。在實踐中，將具體實驗工作放在耦合隧

3、穿氧化薄膜的工藝優(yōu)化上，并取得了一定的進(jìn)展和成果。 論文內(nèi)容上，首先討論了半導(dǎo)體閃存的發(fā)展、基本的工作原理以及半導(dǎo)體閃存特征尺寸縮小化遇到的關(guān)鍵挑戰(zhàn)。然后從原理上詳細(xì)論述了半導(dǎo)體閃存器件的編程和擦寫模型以及從模型出發(fā)得出耦合隧穿氧化薄膜厚度的降低是半導(dǎo)體閃存特征尺寸縮小化的指導(dǎo)方向。 在實驗工作部分，通過理論分析結(jié)合實驗對N20快速熱退火工藝做了兩部分的優(yōu)化。首先是對N20快速熱退火工藝本身進(jìn)行優(yōu)化，在原有退火工藝上再加