小尺寸MOS器件柵極漏電與軟擊穿特性研究.pdf

1、CMOS 技術(shù)是現(xiàn)代集成電路的主流技術(shù)。在過(guò)去的將近20年里，MOSFET 一直遵循摩爾定律的發(fā)展，特征尺寸不斷縮小，并且不斷逼近其物理極限。CMOS 器件在工藝、物理以及設(shè)計(jì)方面面臨諸多挑戰(zhàn)。
　　 本文首先對(duì)CMOS 集成電路的發(fā)展現(xiàn)狀和亞100 nm CMOS 器件的結(jié)構(gòu)工藝、物理及量子效應(yīng)進(jìn)行了綜述和分析。其次，對(duì)溝道反型層載流子的量子化效應(yīng)、柵氧的量子隧穿效應(yīng)進(jìn)行了計(jì)算和模擬研究。最后，對(duì)軟擊穿后的電流進(jìn)行了討論分析。

2、
　　 為了精確計(jì)算隧穿電流，通過(guò)自洽求解一維薛定諤方程和泊松方程，得到NMOS器件的半導(dǎo)體表面電勢(shì)分布、反型層二維電子氣的量子化能級(jí)以及對(duì)應(yīng)的載流子濃度分布。采用了多步勢(shì)壘逼近方法計(jì)算柵氧化物勢(shì)壘層的隧穿幾率，從而避免了WKB方法在突變邊界處波函數(shù)不連續(xù)帶來(lái)的缺陷。通過(guò)考慮（100）Si 襯底的導(dǎo)帶多能谷效應(yīng)和柵極多晶硅耗盡效應(yīng)，討論了不同柵氧化層厚度下隧穿電流與柵壓的依賴關(guān)系。模擬結(jié)果與實(shí)驗(yàn)數(shù)據(jù)吻合。
　　 從軟擊穿

3、后介質(zhì)層的周期性晶格結(jié)構(gòu)發(fā)生的變化考慮，首次提出軟擊穿對(duì)介質(zhì)層介電常數(shù)和載流子有效質(zhì)量的影響，提出了一種新型的計(jì)算超薄氧化層軟擊穿后的電流模型。通過(guò)對(duì)軟擊穿后的柵介質(zhì)層的介電常數(shù)和載流子的有效質(zhì)量的適當(dāng)選取，得出了一個(gè)簡(jiǎn)單的薄柵氧化層軟擊穿后的I-V特性的方法。
　　 研究了高k 柵介質(zhì)MOS 器件的制備工藝，采用新穎的NO 氮化工藝對(duì)HfTiO 柵介質(zhì)進(jìn)行淀積后退火（PDA）處理，通過(guò)對(duì)器件I-V，C-V特性及軟擊穿特性進(jìn)行測(cè)