90nm NMOS器件TDDB擊穿特性研究.pdf

1、集成電路特征尺寸發(fā)展到90nm工藝時(shí)，柵介質(zhì)層的厚度將至2nm以下，概氧化層僅有幾個(gè)原子層的厚度。在器件的柵電場(chǎng)強(qiáng)度不斷增加情況下，絕緣擊穿對(duì)柵介質(zhì)層的影響越來(lái)越引起人們的關(guān)注。本文對(duì)NMOSFET的TDDB擊穿現(xiàn)象及擊穿機(jī)理進(jìn)行了深入的研究，并對(duì)NMOSFET柵質(zhì)量評(píng)估做了深入探索。 采用恒定電壓法，利用HP4156B高精度半導(dǎo)體參數(shù)分析儀對(duì)NMOS電容施加不同的恒壓應(yīng)力，對(duì)柵氧厚度為1．4nm，柵面積分別為：10（μm）×1

2、0（μm）、20（μm）×20（μm）、40（μm）x40（μm）的90納米NMOS器件進(jìn)行加速老化測(cè)試。 重點(diǎn)研究TDDB的擊穿機(jī)理，研究表明隨著柵厚的不斷減薄，柵氧擊穿曲線也相應(yīng)發(fā)生變化，沒(méi)有出現(xiàn)飽和現(xiàn)象，而是先發(fā)生軟擊穿，然后發(fā)生硬擊穿；本文認(rèn)為這是由于柵漏電流組成成分發(fā)生變化，由原來(lái)的以FN隧穿電流變?yōu)橐灾苯铀泶╇娏鳛橹?，原有壽命預(yù)測(cè)模型不再適用，本文提出了一個(gè)器件壽命的修正模型，并按此模型對(duì)NMOS器件壽命進(jìn)行預(yù)測(cè)，結(jié)