深亞微米CMOS器件中柵氧化層的經(jīng)時(shí)擊穿行為(TDDB)及其機(jī)理研究.pdf

1、本論文的主要目的是通過研究深亞微米集成電路器件中柵氧化層可靠性,利用筆者所在公司不同技術(shù)代工藝制造的器件深入探討柵氧的經(jīng)時(shí)擊穿行為(TDDB)及其損傷機(jī)理,從而探索器件柵氧化層退化規(guī)律,獲得其有效壽命的精確測(cè)定。
　　 隨著工藝技術(shù)的發(fā)展,器件的線寬不斷的縮小,使得芯片集成度上升,成本下降以及器件擁有較大的驅(qū)動(dòng)電流。但隨之而來的超薄氧化層所造成的漏電流的增加在可靠性方面產(chǎn)生的嚴(yán)重的問題。當(dāng)器件溝道長(zhǎng)度縮小至0.18μm,柵極氧化

2、層在3nm左右,此時(shí)器件柵氧化層的擊穿機(jī)理已經(jīng)與較厚氧化層器件的大不一樣,外推獲得氧化層壽命的經(jīng)驗(yàn)?zāi)Ｐ褪遣捎肊模型還是1/E模型,都是目前普遍關(guān)注的問題。本文分析了上述兩種模型各自的優(yōu)缺點(diǎn)和適用范圍,同時(shí)進(jìn)行了大量實(shí)驗(yàn)測(cè)試,對(duì)匯集的數(shù)據(jù)進(jìn)行了分析整理,發(fā)現(xiàn)了一些內(nèi)在的特定的深層次機(jī)理,而這些機(jī)理是在目前國(guó)內(nèi)國(guó)際同行研究結(jié)果所沒有的。相信本論文能夠給業(yè)界同行開展相關(guān)工作時(shí)提供明確信息,同時(shí)也希望引發(fā)更廣泛、更深入的討論,使得這一難題最終被

3、完全解決。
　　 本篇論文將分五章展開討論。第一章緒論;第二章將簡(jiǎn)要的介紹氧化層的可靠性。一些有關(guān)柵氧的相關(guān)資料及概述以及目的將在此章中一一介紹,概述E模型和1/E模型,并分析其優(yōu)缺點(diǎn)。目前國(guó)際上對(duì)柵氧壽命的預(yù)測(cè)是以E模型和1/E模型為根據(jù)布萊克方程(Black'sequation)推導(dǎo)出來的經(jīng)驗(yàn)公式,隨著工藝技術(shù)的不斷發(fā)展,柵氧厚度的日趨變薄,該公式的適用性值得研究。第三章深入討論柵氧擊穿的機(jī)理,推導(dǎo)柵氧TDDB模型,并在線寬