版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、隨著大規(guī)模復(fù)雜SOC(System On Chip)的不斷發(fā)展,襯底噪聲對于SOC性能的潛在危害越來越大。近年來,對于襯底噪聲的研究已經(jīng)受到了廣泛的關(guān)注。隨著集成電路特征尺寸的進一步減小,綜合水平的不斷提高,襯底噪聲已經(jīng)成為了一個不容忽視的嚴(yán)峻問題。尤其是最近幾年,不斷提高的小型化技術(shù)和創(chuàng)新邏輯設(shè)計使襯底噪聲問題從模擬和混合信號領(lǐng)域蔓延到純數(shù)字設(shè)計領(lǐng)域。 本文對襯底噪聲耦合現(xiàn)象及建模問題進行了系統(tǒng)的分析和研究,并采用電阻宏模型的
2、擴展模型對襯底耦合噪聲進行了初步的建模。研究襯底耦合噪聲的目的就是為了減少其對電路的影響,本文最后從工藝、版圖、封裝、電路等方面討論了抑制襯底耦合噪聲的方法。 文章首先就襯底耦合噪聲的產(chǎn)生機理進行了論述。從襯底噪聲的產(chǎn)生、注入、在襯底中的傳播和接收幾個方面給出了對襯底耦合噪聲的一個大致的了解。在了解了襯底耦合噪聲的一般機理后,對其進行了數(shù)學(xué)推導(dǎo),得出了有關(guān)襯底噪聲的數(shù)學(xué)公式,該公式考慮了趨膚效應(yīng),以便做到在高頻段建模時確保其準(zhǔn)確
3、性。 在做完上述工作之后開始對深亞微米混合信號的襯底耦合噪聲建模。通過對目前比較流行的幾種建模方法進行比較,了解了各種方法的優(yōu)缺點。然后對目前最為流行的電阻宏模型進行了擴展,使電阻宏模型從一個理論模型上升到一個實際模型,使擴展后的模型能夠處理不同寬度和幾何形狀的接觸孔問題,并從單純的兩接觸孔問題升級到多個接觸孔問題。研究過程中通過二維器件模擬工具TMA-MEDICI對擴展后的模型進行了模擬,驗證了模型的正確性和有效性。
4、研究襯底噪聲的最終目的就是要抑制它,最后文章從不同角度,不同方面給出了抑制襯底耦合噪聲的方法。雖然擴展后的模型比原先的模型具有了不少的改進,但是由于模擬工具的局限性以及現(xiàn)在集成電路的不斷飛速發(fā)展,仍然不能用于大型電路的模擬。所以最后文章給出了今后襯底耦合噪聲研究的發(fā)展方向。 本論文對廣大的數(shù)模混合信號集成電路設(shè)計人員,尤其是大規(guī)模高頻混合信號電路設(shè)計人員具有較好的參考價值,可以幫助他們在進行設(shè)計的同時充分考慮襯底耦合噪聲對于電路
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 混合信號集成電路中襯底耦合噪聲的研究.pdf
- 輕摻雜型襯底混合信號集成電路中襯底耦合噪聲的建模.pdf
- 深亞微米高速CMOS集成電路的ESD研究.pdf
- 亞微米、深亞微米CMOS集成電路靜電保護結(jié)構(gòu)設(shè)計研究.pdf
- 深亞微米RF-CMOS器件物理與模型研究.pdf
- 深亞微米CMOS高速分接器設(shè)計.pdf
- 混合信號集成電路襯底噪聲的模型化理論及其測試技術(shù)研究.pdf
- 超深亞微米CMOS集成電路功耗估計方法及相關(guān)算法研究.pdf
- 深亞微米CMOS集成電路片上無源器件仿真,測試,參數(shù)提取及模型研究.pdf
- 超深亞微米MOS器件RTS噪聲研究.pdf
- 超深亞微米CMOS器件ESD可靠性研究.pdf
- 深亞微米CMOS工藝下模擬集成電路的數(shù)字增強技術(shù)研究.pdf
- 深亞微米全耗盡SOI CMOS的高溫應(yīng)用分析.pdf
- cmos混合信號電路設(shè)計答案
- 深亞微米 CMOS 工藝下模擬集成電路的數(shù)字增強技術(shù)研究.pdf
- 深亞微米模擬電路、混合電路及存儲器版圖設(shè)計關(guān)鍵技術(shù)和研究.pdf
- 基于深亞微米CMOS工藝的超高速時鐘數(shù)據(jù)恢復(fù)集成電路設(shè)計.pdf
- 深亞微米CMOS高性能連續(xù)時間濾波器設(shè)計.pdf
- 深亞微米集成電路的失效定位技術(shù).pdf
- 深亞微米集成電路的低功耗設(shè)計.pdf
評論
0/150
提交評論