基于SiGe BiCMOS技術(shù)的HBT設(shè)計(jì)及工藝研究.pdf

1、隨著無(wú)線通信技術(shù)的快速增長(zhǎng)，普通Si工藝的半導(dǎo)體器件和集成電路已經(jīng)不能滿足發(fā)展需求。SiGe BiCMOS技術(shù)具有高性能、低成本的特點(diǎn)，發(fā)展前景好，因此對(duì)SiGe BiCMOS技術(shù)進(jìn)行研究有非常實(shí)際的意義。論文通過對(duì)SiGe BiCMOS工藝和SiGe HBT原理的研究，確定了適用于24所工藝條件的1.5μm SiGe BiCMOS工藝流程，并基于該工藝流程設(shè)計(jì)出了電學(xué)特性良好的SiGe HBT器件。
　　首先參考國(guó)外成熟SiGe

2、 BiCMOS工藝，結(jié)合24所實(shí)際工藝條件，以少量的橫向精度為代價(jià)，開發(fā)出切實(shí)可行的1.5μm SiGe BiCMOS工藝流程，并設(shè)計(jì)出相應(yīng)的器件結(jié)構(gòu)。流程基于非選擇性外延，采用SIC(集電區(qū)選擇性注入)和外基區(qū)自對(duì)準(zhǔn)注入工藝，能大幅度提高器件性能和工藝可實(shí)現(xiàn)性?？紤]到與Si CMOS器件結(jié)構(gòu)的兼容，將CMOS柵氧層、多晶硅柵和SiGe HBT外基區(qū)有效結(jié)合，減少了工藝步驟，提高了集成度。
　　然后，通過理論分析和模擬仿真提出了基

3、于1.5μm SiGe BiCMOS工藝的SiGe HBT優(yōu)化設(shè)計(jì)原則和設(shè)計(jì)步驟。主要包括：(1)集電區(qū)摻雜濃度和厚度確定；(2)基區(qū)寬度和雜質(zhì)分布形式優(yōu)化：(3)Ge組分分布形式設(shè)計(jì)，以及Ge引入集電區(qū)深度確定；(4)發(fā)射區(qū)多晶硅摻雜濃度與單晶硅薄層厚度的計(jì)量?jī)?yōu)化。依據(jù)以上優(yōu)化原則，設(shè)計(jì)出電學(xué)特性優(yōu)異的SiGe HBT器件，模擬結(jié)果顯示，電流放大倍數(shù)β=210，Vce=2.5V時(shí)截止頻率fT=65GHz。
　　最后針對(duì)非選擇性外

4、延SiGe BiCMOS工藝中的關(guān)鍵工藝－SiGe圖形外延進(jìn)行研究。利用MBE設(shè)備，在Si襯底上成功保形外延了應(yīng)變SiGe薄膜。采用SEM(掃描電子顯微鏡)和AFM(原子力顯微鏡)，得到了清晰的材料表面形貌和良好的表面粗糙度數(shù)據(jù)(RMS小于0.45nm)；利用X射線雙晶衍射儀，獲得了SiGe/Si良好的X射線雙晶衍射擺動(dòng)曲線；擇優(yōu)腐蝕試驗(yàn)也顯示了較小的位錯(cuò)缺陷密度(1×103cm-3-2×103cm-3)。數(shù)據(jù)顯示材料表面粗糙度和晶格完