版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著數(shù)據(jù)通信和集成電路技術(shù)的飛速發(fā)展,出現(xiàn)了專用于大流量、復(fù)雜業(yè)務(wù)網(wǎng)絡(luò)應(yīng)用領(lǐng)域的高性能網(wǎng)絡(luò)處理器,它用來增強(qiáng)網(wǎng)絡(luò)分組、轉(zhuǎn)發(fā)能力,減輕網(wǎng)絡(luò)設(shè)備處理負(fù)擔(dān),從而達(dá)到提高處理和傳輸數(shù)據(jù)速率,滿足帶寬需求的目的。網(wǎng)絡(luò)處理器的數(shù)據(jù)傳輸質(zhì)量主要受到與外部網(wǎng)絡(luò)設(shè)備相連的總線接口性能的影響。 盡管總線的功能和用途大致相同,但是內(nèi)部結(jié)構(gòu)和實(shí)現(xiàn)機(jī)制卻是多種多樣。本文力圖找到一種客觀可靠的評(píng)估方法,對(duì)交換總線的性能進(jìn)行測(cè)評(píng),也對(duì)現(xiàn)有系統(tǒng)方案的缺陷進(jìn)行改
2、進(jìn)。 本文通過分析網(wǎng)絡(luò)處理器高帶寬數(shù)據(jù)總線接口特性,提出了正確評(píng)估總線接口需要關(guān)注以太網(wǎng)與網(wǎng)絡(luò)處理器兩者性能對(duì)總線的影響,并對(duì)傳統(tǒng)單一評(píng)估手段進(jìn)行了選擇和融合,采用基于模型和基于仿真相結(jié)合的辦法進(jìn)行總線評(píng)估。其中,以模型為基礎(chǔ)的評(píng)估應(yīng)用沖突模型CSMA/CD、二進(jìn)制指數(shù)回退算法、M/m/1排隊(duì)模型、吞吐量分析算法和介質(zhì)利用率模型構(gòu)造以太網(wǎng)的延時(shí)、負(fù)載、吞吐量、利用率等方面的性能參數(shù)變化。以仿真為基礎(chǔ)的評(píng)估考察了接收、發(fā)送溢出情況
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 網(wǎng)絡(luò)處理器高帶寬數(shù)據(jù)總線接口模塊設(shè)計(jì)研究.pdf
- 網(wǎng)絡(luò)處理器高性能數(shù)據(jù)交換接口設(shè)計(jì)研究.pdf
- XDNP網(wǎng)絡(luò)處理器快速總線接口FBI設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于網(wǎng)絡(luò)處理器的介質(zhì)交換控制總線接口研究與設(shè)計(jì).pdf
- 網(wǎng)絡(luò)處理器快速總線接口中哈希單元的設(shè)計(jì)與研究.pdf
- 多核包處理器數(shù)據(jù)控制總線技術(shù)研究.pdf
- 網(wǎng)絡(luò)處理器中流量管理和帶寬分配問題研究.pdf
- 網(wǎng)絡(luò)處理器微引擎總線仲裁器設(shè)計(jì)與驗(yàn)證研究.pdf
- 網(wǎng)絡(luò)數(shù)據(jù)處理器驗(yàn)證技術(shù).pdf
- 網(wǎng)絡(luò)處理器中SDRAM存儲(chǔ)器接口模塊設(shè)計(jì)研究.pdf
- 網(wǎng)絡(luò)處理器中PCI總線的應(yīng)用與驗(yàn)證.pdf
- 多核網(wǎng)絡(luò)處理器數(shù)據(jù)推拉總線協(xié)議關(guān)鍵技術(shù)與實(shí)現(xiàn).pdf
- 多核網(wǎng)絡(luò)處理器總線協(xié)議設(shè)計(jì)與實(shí)現(xiàn).pdf
- 8位微處理器與IIC總線接口軟核的設(shè)計(jì)與研究.pdf
- 多核SOC定制控制處理器與片上總線接口設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于Garfield嵌入式處理器PCMCIA總線接口的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于多核包處理器的高速數(shù)據(jù)交換總線設(shè)計(jì)研究.pdf
- 網(wǎng)絡(luò)處理器中數(shù)據(jù)包分類方法研究.pdf
- 多核網(wǎng)絡(luò)處理器片上總線的設(shè)計(jì)與驗(yàn)證.pdf
- 網(wǎng)絡(luò)處理器并行體系結(jié)構(gòu)研究與性能改進(jìn).pdf
評(píng)論
0/150
提交評(píng)論