網(wǎng)絡(luò)處理器高性能數(shù)據(jù)交換接口設(shè)計(jì)研究.pdf

1、隨著網(wǎng)絡(luò)系統(tǒng)的發(fā)展,現(xiàn)有網(wǎng)絡(luò)系統(tǒng)的瓶頸越來越明顯,為了解決這些問題,提出了網(wǎng)絡(luò)處理器解決方案。數(shù)據(jù)交換接口的任務(wù)是負(fù)責(zé)網(wǎng)絡(luò)處理器與外部網(wǎng)絡(luò)設(shè)備的數(shù)據(jù)交換,數(shù)據(jù)交換接口技術(shù)是實(shí)現(xiàn)網(wǎng)絡(luò)處理器轉(zhuǎn)發(fā)網(wǎng)絡(luò)數(shù)據(jù)包和影響網(wǎng)絡(luò)處理器性能的關(guān)鍵技術(shù)之一。在這種背景下,結(jié)合項(xiàng)目中的工作實(shí)踐,本文對網(wǎng)絡(luò)處理器中的數(shù)據(jù)交換接口單元進(jìn)行了技術(shù)研究、設(shè)計(jì)實(shí)現(xiàn)、并通過了系統(tǒng)級的功能仿真和布局布線后仿真以及板級測試。
　　 本文重點(diǎn)對異構(gòu)多核網(wǎng)絡(luò)處理器的數(shù)據(jù)交

2、換接口的關(guān)鍵技術(shù)進(jìn)行研究,分別設(shè)計(jì)了在并行流水線結(jié)構(gòu)的網(wǎng)絡(luò)處理器中與10／100Mb MAC和1000Mb MAC設(shè)備的數(shù)據(jù)交換接口方案。當(dāng)與10／100M的MAC設(shè)備進(jìn)行接口(慢端口模式)時(shí),采用由網(wǎng)絡(luò)處理器對端口進(jìn)行輪詢的方式來獲取實(shí)時(shí)數(shù)據(jù)；當(dāng)與1000M的MAC設(shè)備進(jìn)行接口(快端口模式)時(shí),則采用主動(dòng)請求機(jī)制來獲取實(shí)時(shí)數(shù)據(jù)。
　　 在快端口模式中,生成微包序列號,協(xié)助高速包轉(zhuǎn)發(fā)引擎(PE)保持?jǐn)?shù)據(jù)包的順序；使用雙口SRA

3、M作為數(shù)據(jù)緩存,解決了異步時(shí)鐘域同步問題；采用DMA方式,減輕了處理器的負(fù)擔(dān)；設(shè)計(jì)了Pull／Push引擎命令隊(duì)列對來自高速包轉(zhuǎn)發(fā)引擎(PE)和SDRAM控制器的指令進(jìn)行仲裁和排隊(duì),解決了高速包轉(zhuǎn)發(fā)引擎(PE)可能同時(shí)有多個(gè)線程向數(shù)據(jù)交換接口發(fā)出轉(zhuǎn)發(fā)數(shù)據(jù)包指令的問題。
　　 上述設(shè)計(jì)采用Verilog硬件描述語言進(jìn)行實(shí)現(xiàn),并在FPGA平臺上進(jìn)行了功能仿真、性能仿真以及板級測試。通過功能仿真以及板級測試,驗(yàn)證了數(shù)據(jù)交換接口可以正確