基于PSA和有限域理論的高級綜合研究.pdf

1、隨著集成電路工藝水平不斷提高，芯片的集成度日益增長，對集成電路設計提出了巨大挑戰(zhàn)，加速了設計方法和設計工具的更新?lián)Q代。高級綜合作為EDA設計中必不可少的階段日益引起研究人員的重視，在過去的25年中，高級綜合一直是一個研究熱點。目前高級綜合研究主要集中于滿足可測性、面積、時延以及功耗約束。 論文工作集中在高級綜合方面，主要內容如下： 第一，集成電路的發(fā)展對高層電路可測性提出了新的要求，因此在高層可測性分析基礎上給出了可測性

2、綜合算法。高層可測性分析方法HLTA-PSA基于多項式符號代數(shù)模型，利用關鍵路徑敏化構建起基于多項式符號代數(shù)的全部電路表示，然后進行多項式算子的可測性參數(shù)計算提取，同時利用多項式運算進行電路可測性的計算和分析?？蓽y性綜合算法在綜合過程中利用可測性分析的結果進行可測性的改進和增強，最終給出考慮可測性的電路描述，能夠有效的降低設計時間和底層測試代價。 第二，EDA技術的發(fā)展要求高級綜合階段即開始考慮對功耗進行有效的降低和優(yōu)化，由此提

3、出基于PSA的低功耗綜合研究。首先在基于Horner展開的基礎上給出了一種高級數(shù)據(jù)流低功耗綜合方法。方法對電路的函數(shù)描述進行轉換，得到最終的多項式形式，并應用Horner展開，根據(jù)Horner展開的結果對數(shù)據(jù)流進行調度、分配、綁定。在綜合的過程中考慮綁定和布局對電路實現(xiàn)后互連線長度的影響。該方法在滿足電路設計性能和面積的前提下較一般綜合方法減少功耗約40％。然后提出一種考慮功耗時延積(PDP)約束的高級綜合調度新方法，提取電路時延等參數(shù)

4、，形成優(yōu)化目標方程，并提出基于遺傳算法的優(yōu)化算法進行優(yōu)化。最后給出了考慮多字長環(huán)境的集成綜合框架，相比單純以面積和延遲為綜合目標的方法功耗得到了平均22.9％的降低。 第三，提出基于有限域理論的高級綜合方法。方法首先利用算術變換進行非精確多項式電路優(yōu)化，給出電路在不同精度界限下的實現(xiàn)，考慮電路的定點和浮點設計表示，然后應用分枝定界方法求解出最終的優(yōu)化結構。其次利用單變元及多變元多項式分解優(yōu)化數(shù)據(jù)通路多項式，使用元件庫中的元件構建