SoC測(cè)試數(shù)據(jù)壓縮方法的研究.pdf

1、SoC芯片的出現(xiàn)是集成電路領(lǐng)域的一場(chǎng)革命，極大的推動(dòng)了電子產(chǎn)業(yè)的發(fā)展。在工業(yè)、通信、醫(yī)療、軍事、航天等諸多領(lǐng)域，一個(gè)微不足道的芯片故障，帶來(lái)的損失也可能是無(wú)法估量的，因而，測(cè)試問(wèn)題受到越來(lái)越多研究學(xué)者的關(guān)注。
　　隨著芯片的集成度和復(fù)雜性迅速提高，測(cè)試所需要的測(cè)試數(shù)據(jù)也隨之增加，而傳統(tǒng)自動(dòng)測(cè)試設(shè)備的存儲(chǔ)量、工作頻率以及帶寬卻非常有限，這使得SoC測(cè)試面臨著測(cè)試時(shí)間過(guò)長(zhǎng)、測(cè)試成本急劇增加等諸多方面問(wèn)題。雖然這些問(wèn)題可以通過(guò)更換高端的

2、測(cè)試設(shè)備來(lái)解決，但這將導(dǎo)致測(cè)試成本的增加。測(cè)試數(shù)據(jù)壓縮可以很好的解決以上的問(wèn)題，本文正是對(duì)SoC測(cè)試數(shù)據(jù)壓縮方法進(jìn)行了研究。
　　本文介紹了SoC測(cè)試的相關(guān)理論，綜述了SoC自測(cè)試與數(shù)據(jù)壓縮技術(shù)。首先闡明了SoC自測(cè)試的兩個(gè)主流方法：內(nèi)建自測(cè)試和外建自測(cè)試，然后詳細(xì)描述了基于編碼的數(shù)據(jù)壓縮方法，說(shuō)明了經(jīng)典編碼方法，編碼原理和特點(diǎn)。
　　為了提高測(cè)試數(shù)據(jù)的壓縮率，本文提出了一種新的測(cè)試數(shù)據(jù)壓縮和解壓縮的方案：位差游程編碼。該方

3、案考慮了相鄰游程間的位差關(guān)系，有效的解決了傳統(tǒng)編碼存在孤立性的問(wèn)題。除了像傳統(tǒng)的變長(zhǎng)-變長(zhǎng)的編碼方案使用較短的代碼字來(lái)表示長(zhǎng)游程外，還利用了代碼字之間的相關(guān)性，即用游程差來(lái)減少編碼長(zhǎng)度。對(duì)于相鄰的游程來(lái)說(shuō)可分三種情況編碼：若后一游程長(zhǎng)度小于前一游程長(zhǎng)度，則后一游程長(zhǎng)度采用原游程碼進(jìn)行編碼：若后一游程長(zhǎng)度等于前一游程長(zhǎng)度，那么用一個(gè)兩位二進(jìn)制數(shù)來(lái)代替后一游程長(zhǎng)度，即用碼字01來(lái)表示；若后一游程長(zhǎng)度大于前一游程長(zhǎng)度，那么整個(gè)后一游程長(zhǎng)度用位