基于編碼和逆向折疊的SoC測試數(shù)據(jù)壓縮方法研究.pdf

1、基于IP核復用的系統(tǒng)芯片SoC是超深亞微米和納米階段的代表性產(chǎn)品,它不論在開發(fā)周期,還是在系統(tǒng)功能、性能方面,都體現(xiàn)出無可比擬的優(yōu)點.然而隨著集成的IP核數(shù)量的增加,芯片復雜性和測試數(shù)據(jù)量也不斷增加;同時,自動測試設(shè)備ATE變得越來越昂貴,導致SoC的測試費用正在飛速上升、測試難度急劇增加.SoC的測試問題已經(jīng)受到越來越廣泛的關(guān)注.解決SoC測試問題的一種最直接有效的方法就是對測試集進行壓縮,通過壓縮來減少SoC測試數(shù)據(jù)量,從而達到降低

2、測試費用的目的. 本論文針對SoC測試數(shù)據(jù)壓縮主要提出了兩種方案,其中主要的工作有: (1)對當前主流SoC測試方法進行了分類,將這些測試方法歸結(jié)為外建自測試BOST、內(nèi)建自測試BIST與混合模式自測試三大類,并對每類都舉出一些方案進行闡述,剖析其內(nèi)在原理及特點. (2)詳細講述了第一種方案--改進的FDR碼(IFDR碼).針對FDR碼僅對測試集中的0游程進行編碼壓縮、對測試集中廣泛存在的大量的1游程不但不能壓縮

3、反而對每個1需要用兩個比特位來編碼的這一問題,IFDR采取同時對O游程和1游程進行編碼的方式對測試數(shù)據(jù)進行壓縮,獲得了更高的壓縮率.在對測試集中無關(guān)位的確定化問題上,IFDR也提出了一種較好的確定化方法.IFDR碼屬于外建自測試的范疇. (3)第二種方案--新型逆向折疊方案(NCFS)--是在折疊計數(shù)器技術(shù)的基礎(chǔ)上,設(shè)計了一種新的折疊電路,并改進了測試模式間的逆向折疊關(guān)系,通過一個逆向折疊種子和測試模式間的逆向距離值來記錄整個測

4、試集.由于這種新的逆向折疊關(guān)系自身的特性,不必再像原逆向折疊方案中那樣對掃描鏈長度的奇偶性作區(qū)分,更不必在掃描鏈長度為奇數(shù)時對測試模式中每條掃描鏈后增加一位無關(guān)位,并且在逆向距離的計算以及跳轉(zhuǎn)路徑的選擇上更簡捷、更靈活.另外,新型逆向折疊電路也比原折疊計數(shù)器方案電路更簡單,更加節(jié)省硬件開銷.新型逆向折疊技術(shù)屬于混合模式自測試的范疇. 對ISCAS 89標準電路的實驗結(jié)果表明,本文提出的兩種方案均能獲得很高的壓縮率并順利解壓還原原