基于Cadence軟件的高速AD電路設(shè)計(jì)與仿真.pdf

1、AD電路是雷達(dá)信號(hào)處理機(jī)的關(guān)鍵組成電路。本文依據(jù)高速電路設(shè)計(jì)理論及方法，使用Cadence電路設(shè)計(jì)與仿真軟件，完成了雷達(dá)信號(hào)處理機(jī)高速AD電路的設(shè)計(jì)與仿真。
　　高速數(shù)模混合電路設(shè)計(jì)是本論文的一個(gè)重點(diǎn)，根據(jù)高速電路設(shè)計(jì)理論，提出了數(shù)字電路和模擬電路進(jìn)行分區(qū)設(shè)計(jì)的方案，使用Cadence軟件，對(duì)元器件進(jìn)行合理布局，避免數(shù)字電路、模擬電路跨區(qū)布線，減小數(shù)字電路對(duì)模擬電路的干擾。
　　本文首先完成了高速電路設(shè)計(jì)的理論研究，然后根據(jù)

2、高速設(shè)計(jì)理論完成了AD硬件電路設(shè)計(jì)，最后利用Cadence軟件強(qiáng)大的電路仿真能力，針對(duì)本課題所設(shè)計(jì)的雷達(dá)信號(hào)處理機(jī)AD電路，完成了電路的信號(hào)完整性仿真，通過阻抗控制，選擇合適的端接策略，減小反射、串?dāng)_等的影響；完成了電路的電磁兼容性仿真，通過疊層設(shè)置，選擇合適的電流環(huán)路，減小EMI；完成了電路的電源完整性仿真，通過合理設(shè)置系統(tǒng)參數(shù)，計(jì)算電源-地平面目標(biāo)阻抗，設(shè)計(jì)合適的電源分配系統(tǒng)，合理安排去耦電容放置位置，將電源-地平面阻抗控制在目標(biāo)阻