電源網(wǎng)格快速建模與EDA工具的硬件加速技術(shù)研究.pdf

1、自從集成電路加工工藝進入超深亞微米時代以后，芯片的信號完整性問題變得越來越嚴重，電源網(wǎng)格的設計質(zhì)量是影響信號完整性的重要因素之一。隨著芯片規(guī)模的增大，電源網(wǎng)格中格點的數(shù)目急劇增加，這對電源網(wǎng)格設計的仿真效率提出了更高的要求。本文從兩個角度研究仿真效率問題，一是研究在傳統(tǒng)EDA工具軟件環(huán)境中的電源網(wǎng)格的快速仿真模型；二是將硬件加速技術(shù)引入EDA工具并研究這種新技術(shù)在電源網(wǎng)格仿真中的應用。 電源網(wǎng)格上存在著三種主要的物理效應，其中壓

2、降效應和地彈反射效應影響信號的完整性，電子遷移效應影響芯片設計的可靠性。本文討論了壓降效應和地彈反射效應的快速建模方法，提出了一種快速估計電源網(wǎng)格金屬面積占整個芯片面積比例的方法，將壓降效應引入MEMS傳感器的互連線，修正了相應的數(shù)學模型，降低了傳感器的誤差。 仿真工作消耗了芯片設計周期70％的時間，仿真速度一直以來都是芯片設計流程中的瓶頸。迄今為止仿真系統(tǒng)一直沿用EDA軟件加通用計算機這種早期的計算機系統(tǒng)模式，本文將軟件的硬件

3、加速技術(shù)引入仿真系統(tǒng)，并設計了晶體管級專用仿真電路用以執(zhí)行相應EDA軟件的任務，大大提高了仿真速度。 本文首先研究了各種基本矩陣運算的硬件實現(xiàn)，然后研究了一種復雜矩陣運算──塊SOR（塊逐次超松弛）迭代算法的硬件實現(xiàn)，最后針對電源網(wǎng)格的仿真設計了一種多重網(wǎng)格算法的硬件電路。電源網(wǎng)格的數(shù)學模型是超巨大型矩陣，本文采用了矩陣分塊技術(shù)處理電源網(wǎng)格的仿真，該技術(shù)對其他類型的基于矩陣運算的仿真也具有一定的參考價值。實驗表明，EDA軟件的硬