二階全差分ΣΔ微加速度計(jì)接口電路設(shè)計(jì).pdf

1、ΣΔ調(diào)制技術(shù)是實(shí)現(xiàn)數(shù)字傳感器最好的技術(shù)，采用該技術(shù)實(shí)現(xiàn)閉環(huán)反饋的加速度計(jì)具有結(jié)構(gòu)簡(jiǎn)單、帶寬高的特點(diǎn)，同時(shí)可以方便的用CMOS工藝實(shí)現(xiàn)。本論文在全面分析各種ΣΔ調(diào)制加速度計(jì)系統(tǒng)的基礎(chǔ)上，建立了二階閉環(huán)ΣΔ調(diào)制加速度計(jì)系統(tǒng)的系統(tǒng)模型，設(shè)計(jì)出了相應(yīng)的全差分接口電路實(shí)現(xiàn)此系統(tǒng)。
　　本文在MATLAB下建立系統(tǒng)模型并驗(yàn)證其性能，這個(gè)二階系統(tǒng)在頻率為500Hz的輸入信號(hào)下信噪比可達(dá)到84.8dB。在這個(gè)系統(tǒng)中，接口電路需實(shí)現(xiàn)電容到電壓的轉(zhuǎn)換

2、，信號(hào)放大及相位補(bǔ)償。同時(shí)，本文對(duì)影響ΣΔ調(diào)制系統(tǒng)的非理想因素進(jìn)行了分析，重點(diǎn)分析了時(shí)鐘抖動(dòng)、開關(guān)非線性、/KT C噪聲、極板運(yùn)動(dòng)這四個(gè)非理想因素對(duì)系統(tǒng)的影響，建立了二階閉環(huán)ΣΔ系統(tǒng)的非理想模型并通過仿真分析了各非理想模塊的性能指標(biāo)。仔細(xì)分析了時(shí)鐘非線性的標(biāo)準(zhǔn)差、采樣電容、極板的彈性系數(shù)的變化對(duì)系統(tǒng)的影響。此外，本文還討論了其他非理想因素對(duì)系統(tǒng)的影響。
　　全差分接口電路的設(shè)計(jì)主要包括全橋平衡模塊、電荷放大器模塊、采樣保持模塊、電

3、容補(bǔ)償模塊、高速比較器和數(shù)字時(shí)序模塊等。采用低噪聲電荷積分器完成電容電壓轉(zhuǎn)換，引入相關(guān)雙采樣降低電路的低頻噪聲、補(bǔ)償運(yùn)放失調(diào)和有限增益影響，利用前置補(bǔ)償器提高系統(tǒng)穩(wěn)定性。本文分析了系統(tǒng)中的機(jī)械噪聲和電路噪聲對(duì)系統(tǒng)性能的影響。重點(diǎn)分析了電路噪聲中的前級(jí)運(yùn)放噪聲、連線寄生電阻噪聲和參考電壓源噪聲。最后在Hspice下對(duì)整體電路進(jìn)行了仿真，仿真結(jié)果表明系統(tǒng)的噪聲密度約為10μg/ Hz，系統(tǒng)靈敏度約為0.48v/g。通過仿真證明該電路實(shí)現(xiàn)了相