低功耗數(shù)字加速度計(jì)接口ASIC芯片設(shè)計(jì).pdf

1、隨著時(shí)代的發(fā)展與科技的進(jìn)步，微電子技術(shù)也逐漸融入到軍事、民用等各個(gè)領(lǐng)域中，其中數(shù)字加速度計(jì)憑借精度高，噪聲特性好，穩(wěn)定性高和功耗低等優(yōu)點(diǎn)，被廣泛地運(yùn)用到軍事與民用的范疇。高性能的加速度計(jì)接口電路是保證加速度計(jì)穩(wěn)定工作的基礎(chǔ)。近年來(lái)，以智能手機(jī)，平板電腦與可穿戴智能設(shè)備為代表的便攜式電子設(shè)備的快速發(fā)展與廣泛普及，智能設(shè)備的續(xù)航問(wèn)題成為消費(fèi)者與設(shè)計(jì)者關(guān)注的焦點(diǎn)，因此低功耗數(shù)字加速度計(jì)接口電路的研究具有重要的研究意義與實(shí)際價(jià)值。
　　本

2、文從數(shù)字加速度計(jì)的工作原理與系統(tǒng)結(jié)構(gòu)入手，對(duì)機(jī)械結(jié)構(gòu)敏感單元的工作過(guò)程與信號(hào)檢測(cè)的原理進(jìn)行分析，并選擇了方便低功耗設(shè)計(jì)的五階帶前饋結(jié)構(gòu)的分布式反饋加速度計(jì)系統(tǒng)結(jié)構(gòu)，對(duì)其在Matlab的Simulink下建立包含運(yùn)放噪聲、kT/C噪聲、時(shí)鐘抖動(dòng)等非理想因素的行為級(jí)模型，得到的仿真結(jié)果為 SNDR：101.5dB，ENOB：16.57dits。通過(guò)測(cè)試芯片的功耗來(lái)分析電路設(shè)計(jì)上可優(yōu)化的結(jié)構(gòu)問(wèn)題。討論了在模擬電路中的低功耗設(shè)計(jì)方法，噪聲、動(dòng)態(tài)

3、范圍等對(duì)功耗的限制，并對(duì)開(kāi)關(guān)電容電路中的運(yùn)算放大器做詳細(xì)的功耗分析與低功耗設(shè)計(jì)。
　　在理論與行為級(jí)的仿真的基礎(chǔ)上，基于0.5μm CMOS工藝，在Cadence下完成對(duì)五階低功耗數(shù)字加速度計(jì)接口電路的設(shè)計(jì)。Sigma-Delta數(shù)字加速度計(jì)接口電路系統(tǒng)的各個(gè)功能模塊均能正常工作。電源電壓為5V，仿真得到整體電路的功耗為9.4mW，量程為±2g，輸出信號(hào)的噪聲水平在-140dBV/Hz1/2，靈敏度320mV/g，等效輸入加速度噪