JTIDS基帶數(shù)據(jù)處理模塊的FPGA設(shè)計.pdf

1、Link16是美國國防部選擇的高速視距戰(zhàn)術(shù)數(shù)據(jù)鏈，由時分復(fù)用(TDMA)協(xié)議、聯(lián)合戰(zhàn)術(shù)信息分發(fā)系統(tǒng)(JTIDS)波形和TADIL J消息標準組成，采用直接序列擴頻、跳頻等抗干擾技術(shù)，具有容量大、保密性好、抗干擾能力強、使用靈活、功能齊全等特點。鑒于數(shù)據(jù)鏈在現(xiàn)代戰(zhàn)爭中的重要作用，對Link16進行研究具有重要意義。
　　 JTIDS終端是Link16的通信載體，承載了Link16數(shù)據(jù)鏈的數(shù)據(jù)發(fā)射前的信息處理和數(shù)據(jù)接收后的信息還原，

2、因此，JTIDS基帶數(shù)據(jù)處理包括JTIDS傳輸符號產(chǎn)生和JTIDS消息字還原兩個系統(tǒng)，其中，又包含RS編碼，塊交織，CCSK軟擴頻，CCSK碼字加密以及一系列數(shù)據(jù)逆處理等若干子模塊。為便于在實驗室內(nèi)對JTIDS進行測試和評估，采用FPGA技術(shù)設(shè)計了一種可實現(xiàn)JTIDS終端基帶數(shù)據(jù)處理功能的實驗板。
　　 首先對戰(zhàn)術(shù)數(shù)據(jù)鏈以及Link16/JTIDS進行介紹，針對TADIL J系列報文格式規(guī)定，闡述了其數(shù)據(jù)處理過程中所采用的相關(guān)技

3、術(shù);軟件部分采用Verilog HDL語言在QuartusⅡ6.0環(huán)境下對系統(tǒng)各個分模塊進行設(shè)計，通過時序仿真，驗證了設(shè)計的正確性；通過同步整合各個分模塊設(shè)計傳輸符號產(chǎn)生模塊和消息字還原模塊兩個系統(tǒng)，給出設(shè)計原理圖和仿真結(jié)果；硬件部分采用OrCAD軟件與PADS軟件相結(jié)合的方式對JTIDS基帶數(shù)據(jù)處理模塊進行了硬件設(shè)計，在硬件調(diào)試過程中，分析了出現(xiàn)的問題并給出了解決方案：最后通過工作總結(jié)，指出了工作的亮點和不足，并對后續(xù)研究進行了規(guī)劃。